|
作者：Kesheng Feng, Kwangsuk Kim, SamindaDharmarathna, William Bowerman, Jim Watkowski, Johnny Lee, Jordan Kologe[MacDermid Alpha Electronics Solutions] 相比扇出型晶圓級封裝（FOWLP），扇出型面板級封裝（FOPLP）的鍍銅性能和封裝成本降低都一直是挑戰，制造商一直難以回收安裝工藝的前期成本。關(guān)鍵的挑戰是如何從形成高膜厚均勻性且高解析度的再分布層（RDL）電鍍銅線(xiàn)路。尤其在同時(shí)電鍍線(xiàn)路和填盲孔時(shí)（即2合1（RDL）電鍍）時(shí)，這非常有挑戰性。鍍銅線(xiàn)路，銅墊和/或填盲孔的表面之間的共面性對于這些鍍銅工藝至關(guān)重要。非共面的表面可能會(huì )導致信號傳輸損失以及壓合后電路層的變形。這些缺陷可能導致短路和災難性的故障。由于線(xiàn)路的尺寸等級更為精細，采用減銅平面化工藝來(lái)恢復共面性可能會(huì )導致在該層中產(chǎn)生對位誤差。因此，能夠提供均勻的表面線(xiàn)路而不需要額外后處理的鍍銅工藝是成功實(shí)現面板級封裝的RDL鍍層的關(guān)鍵。在本文中，我們介紹了可為FOPLP形成鍍銅金屬化的制造技術(shù)的背景，討論了該應用對銅電鍍的化學(xué)和設備影響，并調查了嵌入式線(xiàn)路和2合1 RDL電鍍的商用電鍍系統的性能。 SAP, mSAP, 和ETS技術(shù) 目前用于FOPLP的RDL制造技術(shù)包括半加成法（SAP），改進(jìn)的半加成法（mSAP）和嵌入式線(xiàn)路電鍍。SAP已經(jīng)用于在有機基材上制作細線(xiàn)。該制程始于化學(xué)沉銅以形成超薄導電種子層，然后進(jìn)行光刻以在表面上形成光阻的圖案。然后使用電鍍銅在光阻圖案之間形成金屬化結構。然后，去除光阻并快速蝕刻掉銅晶種層以完成線(xiàn)路圖案。SAP已經(jīng)先進(jìn)到可以將布線(xiàn)尺寸縮小到9μm，但是由于在快速蝕刻步驟中，鍍銅線(xiàn)路會(huì )發(fā)生少量的側蝕，因此進(jìn)一步減小線(xiàn)寬比例一直是一個(gè)挑戰。隨著(zhù)線(xiàn)寬/間距趨勢接近9μm / 9μm，還存在其它挑戰，包括與有機載板的粘附力，面板上（尺寸在500mm x 400mm范圍內）不平整表面上的設備精準度能力，電鍍厚度均勻性以及專(zhuān)用設備（例如高級光刻工具）的高成本。 mSAP是一種更新的制程，已通過(guò)有效地實(shí)現設備中印刷電路板（PCB）和集成電路（IC）載板的用途，廣泛應用于減小移動(dòng)電子設備的電路尺寸。典型的mSAP制程始于厚度約為1-5μm的非常薄的銅箔有機基材。然后進(jìn)行激光鉆盲孔，之后電漿或化學(xué)除膠渣或兩者結合對面板除膠渣。該制程清除了目標焊盤(pán)上的所有樹(shù)脂殘留物，并使孔壁的外形可以粘附后續的銅沉積物。然后，通過(guò)諸如化學(xué)沉銅，碳系統或導電高分子聚合物的直接電鍍金屬化制程來(lái)處理面板，活化孔壁以利進(jìn)行電鍍銅。隨后對面板進(jìn)行成像并用電鍍銅進(jìn)行圖案電鍍，將銅完全填充到盲孔中，并在單一個(gè)步驟中將銅線(xiàn)路構建到所需的高度。電鍍后，剝離光阻，并進(jìn)行差異或快速蝕刻以形成最終電路。該技術(shù)的細線(xiàn)解析率通常限制為13μm。 嵌入式線(xiàn)路載板（ETS）電鍍技術(shù)可提供額外的成本降低和更高的解析度優(yōu)勢，而無(wú)需進(jìn)行快速蝕刻步驟，從而使細線(xiàn)解析度達到5μm。ETS技術(shù)使用光刻工藝在導電載體上創(chuàng )建鍍有圖案的銅金屬化結構。將這些結構壓合到電介質(zhì)中以嵌入電路，然后使用mSAP或SAP類(lèi)型的制程進(jìn)行增層構建。 
圖1. 將嵌入式線(xiàn)路載板技術(shù)（步驟 1、2、3 和 6）和 mSAP 技術(shù)（步驟 4、5 和 6）組合在一個(gè)流程中。 圖1描述了通過(guò)結合使用ETS和mSAP制程分6個(gè)步驟制造面板級載板的工藝。ETS技術(shù)涉及在步驟1和2中所示的線(xiàn)路成像之后，采用光刻工藝在導電載體上創(chuàng )建鍍有圖案的金屬化結構。然后將生成的細線(xiàn)路壓合到介電質(zhì)上，以嵌入電路，從而在步驟3中形成M1。在使用mSAP技術(shù)對基材進(jìn)行M2層和M3層之后，在步驟6中除去導電載體。mSAP制程從第3步開(kāi)始，在有機基材上形成厚度約為1-5 μm的薄銅箔，以實(shí)現良好的附著(zhù)力。如步驟4和步驟5所示，該銅箔與化學(xué)沉銅一起通過(guò)電鍍制程進(jìn)行電鍍，以形成M2或M3層，該層可同時(shí)包含細線(xiàn)RDL和盲孔。這是前面提到的2合 1電鍍步驟。在快速蝕刻薄銅箔之后，在步驟6中除去覆蓋嵌入式線(xiàn)路的銅載體。 影響鍍銅質(zhì)量的因素 典型的酸性銅電解系統包含硫酸銅、硫酸、氯離子和有機添加劑。這些添加劑在控制沉積物分布以及銅沉積物的物理性質(zhì)方面起著(zhù)至關(guān)重要的作用。為了達到電鍍制程的特定目標，必須對這些添加劑進(jìn)行適當的監控。當將添加劑控制在給定范圍內以提高鍍層均勻性時(shí)，它們可以組合使用。這些添加劑是潤濕劑、光亮劑和平整劑。潤濕劑在存在氯離子的情況下起作用，以吸附到陰極上并增加擴散層的有效厚度。結果，陰極處的電鍍電流增加并且沉積物變得更均勻，因此可以獲得密集堆積的銅沉積物而不會(huì )燒板。這種改進(jìn)的擴散層改善了細線(xiàn)鍍層中沉積物的分布。光亮劑減少了抑制作用，并用作晶粒細化劑以沉積具有隨機取向的細銅晶粒結構。由于光亮劑對整體晶粒結構的強大影響，光亮劑對沉積物的物理性能（例如抗張強度和延展率）的影響最大。 平整劑是一種溫和的抑制劑，可吸附到特定位置，例如基材的拐角和峰頂，有助于使銅沉積物的厚度均勻。在面板表面的微形貌內，擴散層往往在峰值處較薄而在谷部較厚。沒(méi)有平整劑，電鍍銅會(huì )夸大微形貌，從而導致更高的峰。另一方面，如果存在平整劑，則峰上的鍍層將受到抑制，微形貌將減小。正確的添加劑選擇和控制對于獲得電鍍均勻性和電鍍銅的理想物理性能至關(guān)重要。除了選擇和優(yōu)化添加劑外，還必須考慮陽(yáng)極類(lèi)型、VMS和電鍍電流密度，因為它們會(huì )對電鍍性能產(chǎn)生影響。 FOPLP的商業(yè)電鍍評估 在以下各節中，我們調查了商用嵌入式線(xiàn)路電鍍系統的電鍍能力。我們描述的電鍍制程是為厚度不超過(guò)2至3層的面板級封裝板設計的。我們還展示了通過(guò)改變VMS中銅和酸的濃度比，但使同一電鍍添加劑系統用于二合一RDL電鍍的結果。通過(guò)測量細線(xiàn)、焊盤(pán)的共面性，膜厚均勻性，以及在面板級類(lèi)型的載板上填盲孔來(lái)評估性能。我們比較了可溶和不可溶陽(yáng)極對電鍍均勻性的影響，并通過(guò)XRD和FIB-SEM成像檢查了沉積物的晶粒結構。樣品的電鍍在大批量生產(chǎn)條件下在垂直連續電鍍（VCP）設備中進(jìn)行。通過(guò)循環(huán)伏安法剝離（CVS）分析，嚴格控制所有添加劑成分。 嵌入式線(xiàn)路電鍍 對于嵌入式細線(xiàn)電鍍，我們使用表1中所列的商標為Systek ETS的電鍍系統。所使用的測試板是帶有光成像干膜圖案的載體，其厚度為25μm。在進(jìn)入含鍍銅添加劑系統的酸性鍍銅之前，每個(gè)測試板都要經(jīng)過(guò)1分鐘的酸清潔劑、1分鐘的水洗和1分鐘的10%硫酸的預清潔處理。 表1. ETS 電解液和電鍍參數
表2說(shuō)明了陽(yáng)極類(lèi)型對使用上述電鍍系統的VCP設備中細線(xiàn)和孔電鍍均勻性的影響的示例。將面板以1.5 ASD的速度電鍍60min，獲得約20μm的銅厚度。從橫截面測量了寬度為5μm或7μm的細線(xiàn)和較大焊盤(pán)之間的電鍍高度變化，如圖2和3所示。當設備使用可溶陽(yáng)極操作時(shí)，細線(xiàn)和焊盤(pán)之間的電鍍高度變化在線(xiàn)寬為5μm的面板上為1.4μm，在線(xiàn)寬為7μm的面板為2.19μm。當設備使用不溶性陽(yáng)極進(jìn)行操作時(shí)，對于5μm和7μm線(xiàn)寬的面板，細線(xiàn)和焊盤(pán)之間的電鍍高度變化均低于1.0μm。該數據示于表2。 表2. 陽(yáng)極類(lèi)型對嵌入式線(xiàn)路中細線(xiàn)和銅墊變化的性能影響
圖2. 使用可溶性陽(yáng)極的電鍍工藝細線(xiàn)的橫截面
圖3. 使用不溶性陽(yáng)極的電鍍工藝細線(xiàn)的橫截面 除了具有均勻性控制優(yōu)點(diǎn)外，不溶性陽(yáng)極也易于維護，并允許施加更高的電鍍電流密度。對于更大的線(xiàn)寬，該制程具有更嚴格的控制。對于寬度為10μm的細線(xiàn)，以1.5 ASD的電流密度進(jìn)行電鍍時(shí)，電鍍銅的高度變化低于0.5μm。在4 ASD的較高電流密度下，厚度變化約為1μm。眾所周知，當降低電鍍電流密度時(shí)，可以提高電鍍均勻性。 尺寸為410mm x 510mm的整個(gè)面板級載板的鍍層厚度變化小于0.5μm。在面板的頂部、中央和底部進(jìn)行測量可以評估整個(gè)面板的均勻性。該數據列于表3。 表3. 單位以及面板內細線(xiàn)和銅墊之間的電鍍厚度變化
同時(shí)進(jìn)行細線(xiàn)電鍍和填孔二合一電鍍 對于包含盲孔和細線(xiàn)的RDL應用，電鍍液要保持良好的孔填充能力，同時(shí)還要在細線(xiàn)上獲得良好的均勻性和共平面性是一個(gè)挑戰。我們發(fā)現把電解液VMS的硫酸銅含量調整為220 g/L、硫酸含量調整為50 g/L可以使制程填60 x40μm的盲孔且凹陷小于5μm（表4）。在這些條件下，寬度為15μm的細線(xiàn)與較大焊盤(pán)之間的電鍍高度變化約為1.0μm（圖4）。 表4. 填孔時(shí)細線(xiàn)和銅墊之間的電鍍厚度變化。
圖4. 細線(xiàn)和填孔的橫截面和測量數據。 沉積銅的物理性質(zhì) 電鍍銅沉積物的物理性質(zhì)對于基材的可靠性至關(guān)重要。一些最重要的物理性質(zhì)是抗拉強度、延展率和內應力，這些性質(zhì)表明了沉積物對熱應力和彎曲的耐受性。使用標準測試設備測量沉積物的抗拉強度、延展率和內部應力。使用該制程電鍍的銅具有大于36,000psi的拉伸強度和大于18%的延展率。由于現代封裝RDL需要極小的尺寸，因此銅金屬的內部應力是重要的參數。內部應力較高時(shí)，沉積物可能會(huì )彎曲，并且隨著(zhù)時(shí)間或溫度的變化彎曲可能會(huì )變得更糟。該制程在各種電流密度下的鍍層沉積物均顯示出低應力-低于1.0Kg / mm2。 沉積銅晶粒結構 在1.5 ASD的電流密度下對鍍層進(jìn)行了X射線(xiàn)衍射（XRD）研究，以識別晶相和不同平面。獲得的銅晶粒的衍射圖與文獻中給出的銅的標準相同。除了晶體方向的相對強度之外，在確定是否存在最佳方向時(shí)，晶體密度和晶格常數也很重要。數據表明，槽液中的沉積物具有優(yōu)選的[111]平面，如表5所示。 表5. 銅沉積物XRD 數據
聚焦離子束掃描電子顯微鏡（FIB-SEM）照片顯示，鍍銅沉積物具有等軸晶粒結構，在不同的電鍍電流密度下變化不大（圖5）。
圖5. 銅沉積FIB/SEM圖片在不同的電鍍電流密度下。 結論 面板級封裝對電鍍銅金屬化系統提出了獨特的挑戰。通過(guò)適當選擇VMS電解液和設備，先進(jìn)的封裝制造商可以達到所需的共平面度，可以為RDL實(shí)現嵌入式線(xiàn)路和2合1電鍍�？梢允褂糜糜谇度胧骄�(xiàn)路電鍍的商用電鍍系統，該系統可以提供足夠的性能，甚至可以進(jìn)行調整以及微調VMS以達成2合1細線(xiàn)電鍍和填盲孔。這些鍍銅制程的物理性能，抗拉強度和延展率均符合IPC Class III規范，并且在電鍍后和退火后具有較低的內應力，從而提供了可靠的沉積物，能較好地承受組裝和使用設備時(shí)的應力。 參考文獻 [1]. H. Akahoshi, M. Kawamoto, T. Itabashi, O. Miura, A. Takahashi, S. Kobayashi, "Fine-line circuit manufacturing technology with electroless copper plating," IEEE Trans. on Components, Packaging, and Manufacturing Tech.: Part A, vol. 18, pp. 127-135, 1995. [2]. Y-H. Chen, S-L. Cheng, D-C. Hu, T-J. Tseng, “L/S ≤5/5μm line embedded organic substrate manufacturing for 2.1D/2.5D SiP application,” IMAPS, Nov. 2015. [3]. C. Chen, M. Lin, G. Liao, Y. Ding, W. Cheng, “Balanced embedded trace substrate design for warpage control,” IEEE Elec. and Comp. Tech. Conf., May 26–29, 2015, pp. 193–199. [4]. Y. Li, D. Goyal, 3D Microelectronic Packaging From Fundamentals to Applications, Springer, Jan. 20, 2017 - Technology. [5] S. Dharmarathna, et al., “High throw DC acid copper formulation for vertical continuous electroplating processes,” IPC APEX Expo 2017, San Diego, CA, Feb. 14-16, 2017. [6]. Y. Zhang, G. Ding, P. Cheng, H. Wang, “Numerical simulation and experimental verification of additive distribution in through-silicon via during copper filling process,” Jour. of The Electrochemical Soc., 162 (1) D62-D67 (2015). |
