|
6月3日，在電子元件技術(shù)大會(huì )（ECTC）上，英特爾披露多項芯片封裝技術(shù)突破，涵蓋EMIB-T、分解式散熱器及新型熱鍵合工藝三大核心領(lǐng)域，直指AI算力集群與異構集成芯片的封裝瓶頸。這些技術(shù)不僅提升了芯片供電效率、散熱能力及良率，更推動(dòng)封裝尺寸向120x180毫米邁進(jìn)，為下一代HBM4內存及UCIe-A互連標準提供關(guān)鍵支撐。 EMIB-T：突破供電與通信雙重瓶頸，賦能HBM4集成 英特爾在大會(huì )上重點(diǎn)展示了EMIB-T技術(shù)，該技術(shù)通過(guò)將硅通孔（TSV）融入現有EMIB結構，實(shí)現芯片供電與通信的雙重革新。傳統EMIB設計因懸臂式供電路徑導致高電壓降，而EMIB-T通過(guò)TSV從封裝基板底部直接供電，形成低電阻路徑，顯著(zhù)提升供電效率。這一改進(jìn)對HBM4/4e內存集成至關(guān)重要，結合UCIe-A互連技術(shù)，數據傳輸速率可達32 Gb/s以上。 
此外，EMIB-T在橋接器中集成高功率金屬-絕緣體-金屬（MIM）電容器，有效補償電壓波動(dòng)，確保信號完整性。該技術(shù)支持120x180毫米超大封裝尺寸，可容納24個(gè)內存堆棧、8個(gè)計算芯片及38個(gè)EMIB橋接器，凸塊間距更從45微米縮小至35微米，并計劃開(kāi)發(fā)25微米間距。 分解式散熱器：冷卻效能提升25%，應對千瓦級功耗挑戰 針對AI芯片封裝的高功耗散熱難題，英特爾推出分解式散熱器技術(shù)。該設計將散熱器分解為平板與加強筋結構，優(yōu)化與熱界面材料（TIM）的耦合，減少TIM耦合焊料中的空隙達25%。實(shí)驗數據顯示，該技術(shù)可冷卻TDP高達1000W的處理器封裝，并集成微通道實(shí)現液體直接冷卻，顯著(zhù)提升散熱效率。
新型熱鍵合工藝：消除翹曲，良率與密度雙提升 為解決大型封裝基板鍵合過(guò)程中的翹曲問(wèn)題，英特爾開(kāi)發(fā)了新型熱壓粘合工藝。該技術(shù)通過(guò)減少鍵合過(guò)程中的熱差，將良率提升至行業(yè)領(lǐng)先水平，并支持更精細的EMIB連接間距。目前，該工藝已實(shí)現38個(gè)橋接器與12個(gè)裸片的集成，未來(lái)可進(jìn)一步壓縮凸塊間距，提升封裝密度。
技術(shù)生態(tài)協(xié)同：兼容有機/玻璃基板，拓展異構集成邊界 英特爾強調，EMIB-T兼容有機與玻璃基板，其中玻璃基板因其高平整度與低熱膨脹系數，成為未來(lái)封裝的關(guān)鍵戰略方向。這一兼容性使客戶(hù)可將來(lái)自不同供應商的CPU、GPU、內存等芯片集成至單一封裝，降低對單一工藝節點(diǎn)的依賴(lài)。目前，AWS、思科等企業(yè)已采用英特爾封裝服務(wù)，涵蓋美國政府的RAMP-C與SHIP項目。 行業(yè)影響：重構AI算力基礎設施，競逐臺積電CoWoS 英特爾的封裝技術(shù)突破與臺積電CoWoS技術(shù)形成直接競爭。例如，EMIB-T的超大封裝尺寸與高帶寬互連能力，可支持單芯片封裝集成超過(guò)10萬(wàn)GPU，為萬(wàn)億參數大模型訓練提供基礎設施。據分析機構預測，先進(jìn)封裝技術(shù)將使AI訓練成本降低30%-40%，加速超大規模AI集群的普及。 “AI基礎設施的競爭已從單點(diǎn)技術(shù)轉向系統級創(chuàng )新�！庇⑻貭栐菏考婊宸庋b開(kāi)發(fā)副總裁Rahul Manepalli表示，“EMIB-T不僅是封裝技術(shù)的突破，更是AI算力集群的‘心臟’，它將推動(dòng)單數據中心容納百萬(wàn)張GPU成為可能�！� |
