|
文中介紹的干擾器能夠產(chǎn)生3種干擾信號：隨機干擾、點(diǎn)頻干擾和掃頻干擾，其中點(diǎn)頻干擾和掃頻干擾是基于單片機對DDS芯片AD9852的控制產(chǎn)生，整個(gè)系統的控制靈活、高效。測試結果表明，系統能夠準確產(chǎn)生所需要的干擾信號，滿(mǎn)足抗干擾性能測試的需要。雖然本設計產(chǎn)生的干擾信號位于406 MHz頻段，但這樣的電路結構也可用于其它頻段(需修改VCO、PLL等電路)，例如手機通信頻段，因此本電路結構對其它頻段的應用同樣具有借鑒意義。 隨著(zhù)電子設備的使用越來(lái)越普遍，電子設備之間的干擾問(wèn)題也越來(lái)越突出，特別是通信設備的干擾問(wèn)題，這使得電路工程師在電子產(chǎn)品的設計過(guò)程中不得不考慮設備的抗干擾問(wèn)題，并且有必要對通信設備的抗干擾能力進(jìn)行測試。文中介紹的射頻信號干擾器可用于測試通信設備的抗干擾能力，能夠產(chǎn)生如下3種干擾： 1)隨機干擾。在目標頻率范圍內產(chǎn)生頻率隨機的干擾信號，湮沒(méi)目標頻率，也會(huì )降低信噪比，形成對正常通信的壓制。 2)點(diǎn)頻干擾。在已知目標頻率的情況下，瞄準目標頻率輸出干擾信號，產(chǎn)生對目標通信的壓制效果。 3)掃頻干擾。在目標頻率范圍內進(jìn)行頻率掃描，當干擾信號頻率與通信頻率的碰撞概率達到一定數值時(shí)，就會(huì )影響通信的信噪比，導致誤碼率增加，產(chǎn)生有效干擾。 射頻信號干擾器的設計基于DDS技術(shù)和鎖相環(huán)(PLL)技術(shù)，通過(guò)單片機進(jìn)行控制，能夠產(chǎn)生分辨率極高的干擾頻率，控制方便、靈活。 1硬件電路設計 射頻信號干擾器原理框圖如圖1所示，當微波開(kāi)關(guān)接通406．0~406．1 MHZVCO時(shí)，輸出隨機干擾噪聲；當微波開(kāi)關(guān)接通BPF時(shí)，輸出點(diǎn)頻干擾或掃頻干擾噪聲。 圖1硬件系統原理框圖 1．1隨機干擾 基帶噪聲信號源的隨機電壓噪聲施加到VCO的電壓控制端，產(chǎn)生噪聲調頻信號。406．0~406．1 MHZVCO輸出信號的頻率表示為： ωvco=ωo+Kvco(Vo+Anu(t)) (1) 式中：ωo為控制電壓為零時(shí)VCO輸出頻率，Kvco為VCO電壓控制增益，Vo為直流控制電壓，An為噪聲放大電路增益，u(t)為基帶噪聲信號。 當微波開(kāi)關(guān)選通隨機噪聲輸出時(shí)，輸出信號為 Vo(t)=KSKAUvcoCOS(ωo+Kvco(Vo+Anu(t)) (2) 式中：KS為微波開(kāi)關(guān)增益，KA為放大器增益，Uvco為VCO輸出信號幅度。干擾機的輸出為調頻噪聲，噪聲幅度為KSKAUvco，噪聲的中心頻率為ωo+Kvco(Vo，噪聲頻譜的范圍取決于A(yíng)nu(t)的幅度。 1．2點(diǎn)頻干擾與掃頻干擾 點(diǎn)頻干擾與掃頻干擾通過(guò)單片機控制DDS專(zhuān)用芯片AD9852實(shí)現，AD9852具有功耗低，相位累加器位數高，可產(chǎn)生高頻率的正弦波等優(yōu)點(diǎn)。 DDS輸出頻率： f0=KF×fc/2N (3) 其中，KF為頻率控制字，fc為外部參考時(shí)鐘的頻率，Ⅳ為DDS相位累加器位數。AD9852的頻率控制字為48bit，即N=48。 輸出頻率分辨率由下列公式?jīng)Q定： Δf=fc/2N (4) 根據Nyquist定理，DDS外部參考時(shí)鐘頻率至少是輸出頻率的2倍(f0/2)，但工程應用中，一般將參考頻率設為最高輸出頻率的5倍以上。本設計中參考頻率為97.5MHz，將的值代入式(4)，得DDS輸出信號的頻率分辨率為3.5 × 10-7Hz。 AD9852內置12bit DAC，其輸出模擬信號頻譜中除f0外還帶有fc、fc±f0等頻率分量(fc一f0的頻率最低)，需設計一個(gè)LPF將其濾除，此處采用了圖2所示的七階Butterworth低通濾波器,對該濾波器使用ADS仿真的結果如圖3所示，81 MHz處的衰減達到- 80．683 dB。 圖2七階Butterwoth低通濾波器 圖3濾波器仿真結果 2軟件設計 AD9852的控制一般采用SPI口，普通的MCS51單片機不帶SPI 13，需要用P1 13模擬SPI口，并提供IOUD CLK和FSK信號。 AD9852提供了5種工作模式：Single tone、FSK、Ramped FSK、Chirp、BPSK。Single tone模式輸出單一頻率，Ramped FSK模式和Chip模式可以產(chǎn)生掃頻信號，本設計采用Ramped FSK模式，輸出頻率的波形如圖4所示。 圖4 Ramped FSK模式輸出波形 圖5軟件主程序流程圖 單片機軟件主程序流程圖如圖5所示。單片機通過(guò)微波開(kāi)關(guān)來(lái)選擇隨機干擾模式或點(diǎn)頻干擾，掃頻干擾模式，通過(guò)向DDS寫(xiě)控制字來(lái)控制DDS的輸出模式。對式(3)進(jìn)行變換得到頻率控制字： KF=f0 × 2N/fc (5) 例如，輸出頻率為16.0 MHz時(shí)，KF = 46 190 765 408928=(2A02A02A02A0)16。 3測試結果 對干擾器的3種干擾模式分別進(jìn)行測試，得到的結果如圖6(a)~(c)所示，其中圖6(b)是使用頻譜儀的最大保持功能記錄到的頻率掃描軌跡。測試結果滿(mǎn)足要求。 圖6測試結果 |
