|
3200元的培訓資料免費下載＿ＦＰＧＡ通信與軟件無(wú)線(xiàn)電應用高級培訓資料 培訓內容如下： 第一篇 FPGA/CPLD軟硬件開(kāi)發(fā)設計（14學(xué)時(shí)） 第一部分 FPGA/CPLD基本概念以及Verilog HDL設計（5學(xué)時(shí)） 第二部分 FPGA/CPLD開(kāi)發(fā)環(huán)境、IP核生成工具、測試激勵生成器、ModelSim仿真工具、約束、輔助設計工具、配置工具以及在線(xiàn)邏輯分析儀（5學(xué)時(shí)） 第三部分 開(kāi)發(fā)板設計原理以及實(shí)驗（4學(xué)時(shí)） 第二篇利用FPGA/CPLD開(kāi)發(fā)實(shí)時(shí)通信系統的的重要設計方法及課題實(shí)訓（12學(xué)時(shí)） 第一部分 基于實(shí)時(shí)通信系統的模塊化設計方法和技巧（3學(xué)時(shí)） * 基于實(shí)時(shí)通信系統的模塊化設計方法和技巧 * 基于實(shí)時(shí)通信系統的模塊化設計課題實(shí)訓 第二部分 基于實(shí)時(shí)通信系統的流水線(xiàn)設計方法和技巧（3學(xué)時(shí)） * 基于實(shí)時(shí)通信系統的流水線(xiàn)設計方法和技巧 * 基于實(shí)時(shí)通信系統的流水線(xiàn)設計課題實(shí)訓 第三部分 基于實(shí)時(shí)通信系統的乒乓操作設計方法和技巧（3學(xué)時(shí)） * 基于實(shí)時(shí)通信系統的乒乓操作設計方法和技巧 * 基于實(shí)時(shí)通信系統的乒乓操作設計課題實(shí)訓 第四部分 基于實(shí)時(shí)通信系統的時(shí)鐘設計方法和技巧（3學(xué)時(shí)） * 基于實(shí)時(shí)通信系統的時(shí)鐘設計方法和技巧 基于實(shí)時(shí)通信系統的時(shí)鐘設計課題實(shí)訓 第三篇 FPGA/CPLD在軟件無(wú)線(xiàn)電中的工程應用與工程課題實(shí)訓（29學(xué)時(shí)） 第一部分 軟件無(wú)線(xiàn)電系統概述?? （1學(xué)時(shí)） * 軟件無(wú)線(xiàn)電系統概述 * 軟件無(wú)線(xiàn)電的三種結構形式 第二部分 System View以及無(wú)線(xiàn)通信系統仿真設計（3學(xué)時(shí)） * System View的設計方法和技巧 * 基于System View的無(wú)線(xiàn)通信系統仿真設計 第三部分 基于FPGA/CPLD的數據采集系統工程應用與工程課題實(shí)訓（3學(xué)時(shí)） * Nyquist采樣以及可以實(shí)現頻譜搬移的帶通采樣（欠采樣） * 在實(shí)時(shí)通信系統中如何選取適當的采樣頻率去除混疊信號 * 基于FPGA/CPLD的數值運算以及Q表示法進(jìn)行數的定標 * 基于FPGA/CPLD的帶通采樣（欠采樣）工程應用以及工程課題實(shí)訓 第四部分 基于FPGA/CPLD的數字濾波器工程應用與工程課題實(shí)訓（4學(xué)時(shí)） * 乘累加結構以及分布式算法的FIR數字濾波器 * SystemView如何產(chǎn)生濾波器系數 * MATLAB如何產(chǎn)生濾波器系數 * 基于FPGA/CPLD的FIR數字濾波器工程應用以及工程課題實(shí)訓 * 基于FPGA/CPLD的高斯濾波器工程應用以及工程課題實(shí)訓 第五部分 基于FPGA/CPLD的數字上下變頻工程應用與工程課題實(shí)訓（5學(xué)時(shí)） * 基于FPGA/CPLD的本地載波產(chǎn)生原理與工程應用 * 基于FPGA/CPLD的數字上變頻原理與工程應用 * 基于FPGA/CPLD的數字下變頻原理與工程應用 * 基于FPGA/CPLD的數字上下變頻工程課題實(shí)訓 第六部分 基于FPGA/CPLD的數字調制解調工程應用與工程課題實(shí)訓（5學(xué)時(shí)） * 數字調制解調的基本原理、設計方法以及影響選擇數字調制方式的因素 * 基于FPGA/CPLD的ASK調制解調工程應用以及工程課題實(shí)訓 * 基于FPGA/CPLD的PSK調制解調工程應用以及工程課題實(shí)訓 * 基于FPGA/CPLD的MSK調制解調工程應用以及工程課題實(shí)訓 * 基于FPGA/CPLD的GMSK調制解調工程應用以及工程課題實(shí)訓 第七部分 基于FPGA/CPLD的多速率信號處理工程應用與工程課題實(shí)訓（3學(xué)時(shí)） * 多速率信號處理概述以及取樣率變換性質(zhì) * 基于FPGA/CPLD的抽取工程應用以及工程課題實(shí)訓 * 基于FPGA/CPLD的插值工程應用以及工程課題實(shí)訓 第八部分 基于FPGA/CPLD的同步技術(shù)工程應用與工程課題實(shí)訓（5學(xué)時(shí)） * 基于FPGA/CPLD的載波同步工程應用與工程課題實(shí)訓 * 基于FPGA/CPLD的位同步工程應用與工程課題實(shí)訓 * 基于FPGA/CPLD的幀同步工程應用與工程課題實(shí)訓 第四篇項目實(shí)訓(30學(xué)時(shí)) 項目名稱(chēng)： 基于GMSK調制方式的高速數字化無(wú)線(xiàn)通信系統 核心技術(shù)： 帶通采樣（欠采樣）、數字下變頻、GMSK調制解調、位同步、抽樣判決、幀同步、數字上變頻、帶通濾波、高斯濾波、抽取、插值、低通濾波。（注：這些核心技術(shù)全部是通過(guò)軟件編程的方式實(shí)現） 項目主要內容： 該通信系統有兩部分組成，一部分為高速數字化無(wú)線(xiàn)通信發(fā)射機；一部分為高速數字化無(wú)線(xiàn)通信接收機； 項目要求： 在基于FPGA設計的高速數字化無(wú)線(xiàn)通信發(fā)射機中，信源碼速率為100KHz，經(jīng)過(guò)適當的編碼后，通過(guò)插值、低通濾波，取樣率變換后進(jìn)行GMSK調制，然后再通過(guò)數字上變頻將基帶信號混頻到中頻信號，再經(jīng)過(guò)帶通濾波后送D/A轉換器輸出中頻信號（或射頻信號）。以上這些工作全部是在FPGA內通過(guò)Verilog HDL編程實(shí)現. 在基于FPGA設計的高速數字化無(wú)線(xiàn)通信接收機中，A/D轉換器前的中頻信號（或射頻信號）通過(guò)帶通采樣、帶通濾波后發(fā)生頻譜搬移，把信號搬移到一個(gè)新的中頻信號，對此新中頻信號進(jìn)行數字下變頻，混頻后得到I、Q兩路基帶信號，然后進(jìn)行GMSK解調，再通過(guò)抽取、低通濾波，實(shí)現取樣率變換后通過(guò)位同步、抽樣判決以及適當的解碼，最終恢復出發(fā)射機中信源的原始碼元。以上這些工作也全部是在FPGA內通過(guò)Verilog HDL編程實(shí)現。 
FPGACPLD在軟件無(wú)線(xiàn)電中的工程應用.part1.rar
(6.39 MB)
FPGACPLD在軟件無(wú)線(xiàn)電中的工程應用.part2.rar
(3.13 MB)
|
