|
Cadence Design System, Inc. （現已正式更名為楷登電子）今天正式推出 Cadence Palladium Z1 企業(yè)級硬件仿真加速平臺。這是業(yè)內第一個(gè)數據中心級硬件仿真加速器，仿真處理能力是上一代產(chǎn)品的 5 倍，平均工作負載效率比最直接競爭對手高出 2.5 倍。Palladium Z1 平臺憑借企業(yè)級的可靠性和可擴展性，最多能同時(shí)處理 2304 個(gè)并行作業(yè)，容量可擴展到 92 億門(mén)，充分滿(mǎn)足市場(chǎng)對硬件仿真加速技術(shù)不斷發(fā)展的需求。這種硬件仿真加速技術(shù)被全球設計團隊有效地用于驗證日趨復雜的系統級芯片 (SoC)。 “設計和驗證的復雜度增加要求我們使用尖端工具，例如通過(guò)硬件仿真技術(shù)快速實(shí)現可靠系統開(kāi)發(fā)，”NVIDIA 公司工程設計總監 Narenda Konda 表示，“因為 Palladium Z1 平臺能處理數十億門(mén)級的設計，具備高精度調試和高級多用戶(hù)功能，而且所有功能全部集成在一個(gè)小型裝置中，使得我們能夠按計劃交付高質(zhì)量的新一代 GPU 和 Tegra 設計�！� 如需進(jìn)一步體驗 NVIDIA ，請點(diǎn)擊如下鏈接，觀(guān)看視頻：http://www.cadence.com/news/PalladiumZ1/Nvidia Palladium Z1 企業(yè)級硬件仿真加速平臺可以真正實(shí)現數據中心資源利用率最大化，采用基于機架的刀片式架構，提供企業(yè)級的高可靠性；占地面積縮小至 Palladium XP II 平臺的 92%，但容量密度卻達到 Palladium XP II 平臺的 8 倍。Palladium Z1 平臺針對仿真資源利用率進(jìn)行了專(zhuān)門(mén)優(yōu)化，并且在運行時(shí)段提供了獨有的虛擬外設重定位功能和有效資源自動(dòng)分配功能，從而避免了重新編譯。通過(guò)獨一無(wú)二的海量并行處理器架構，Palladium Z1 平臺的用戶(hù)粒度優(yōu)于最直接競爭對手 4 倍。 “對高級 SoC 設計而言，我們經(jīng)常同時(shí)面臨來(lái)自于各個(gè)項目的數以千記、規模各異的驗證任務(wù)�！比A為公司海思圖靈處理器業(yè)務(wù)部副部長(cháng)刁焱秋說(shuō)到，“Palladium Z1 平臺以其高可靠性成為滿(mǎn)足我們要求的產(chǎn)品，該平臺作為數據中心級計算資源，提供高級多用戶(hù)功能，可以滿(mǎn)足設計以400萬(wàn)門(mén)粒度擴展到數十億門(mén)級，保證我們能夠在最短的項目計劃周期內實(shí)現系統驗證功能�！� 除此之外，Palladium Z1 平臺還包括其他主要特性和優(yōu)點(diǎn)： • 每個(gè)仿真周期的功耗不到 Palladium XP II 平臺的三分之一，其主要原因在于功率密度最高下降44%，平均系統利用率和并行用戶(hù)數均提高 2.5 倍，作業(yè)排隊周轉時(shí)間大幅縮短，只有 Palladium XP II 平臺的五分之一，單個(gè)工作站上的編譯速度高達 1.4 億門(mén)／小時(shí)，調試深度和上傳速度都有大幅度提高。 • 利用獨有的虛擬外設重定位功能對外部接口進(jìn)行完全虛擬化。支持精確地遠程訪(fǎng)問(wèn)實(shí)際和虛擬化外圍設備，例如 Virtual JTAG。預集成的仿真開(kāi)發(fā)套件適用于 USB 和 PCI-Express 接口，具備建模準確、高性能和遠程訪(fǎng)問(wèn)的功能。與具有驗證虛擬機功能的數據庫一起使用，可以實(shí)現多用戶(hù)并行離線(xiàn)訪(fǎng)問(wèn)仿真運行數據。 • 業(yè)內通用性最高的平臺，具有十幾種使用模式，包括運行軟件電路仿真、仿真加速并支持軟件仿真和硬件仿真之間的熱切換、使用 Cadence Joules RTL Power estimation進(jìn)行動(dòng)態(tài)功率分析、基于 IEEE 1801 和 Si2 CPF 的低功耗驗證、門(mén)級加速和仿真以及比常用標準仿真提高50 倍性能的基于ARM SoC的 操作系統啟動(dòng)。 • 與 Cadence 系統開(kāi)發(fā)套件無(wú)縫集成：包括用于仿真加速的 Incisive 驗證平臺、用于驗證規劃和統一指標跟蹤的Incisive vManager、用于高級硬件／軟件調試的 Indago 調試分析儀和嵌入式軟件應用程序、基于斷言的加速驗證 IP、 基于 FPGA 的原型設計平臺Protium（帶通用編譯器）以及用于多引擎系統用例測試的 Perspec 系統驗證器。 “我們將看到，在項目規劃時(shí)間不斷緊縮的情況下，客戶(hù)對于硬件仿真加速容量的要求每?jì)赡昃蜁?huì )翻一番，主要原因包括驗證復雜性增加，對質(zhì)量、軟硬件集成和功耗要求更高�！盋adence 全球副總裁兼硬件與系統驗證事業(yè)部總經(jīng)理 Daryn Lau 說(shuō)，“作為系統開(kāi)發(fā)套件中的一個(gè)支柱性產(chǎn)品， Palladium Z1 平臺使得設計團隊終于可以將硬件仿真加速器作為數據中心計算資源進(jìn)行使用，而且和使用基于刀片服務(wù)器的計算工廠(chǎng)進(jìn)行仿真毫無(wú)差別，進(jìn)而可以進(jìn)一步縮短規劃時(shí)間，提高驗證自動(dòng)化，應對不斷上升的驗證壓力，快速實(shí)現最終產(chǎn)品交付�！� 關(guān)于 Palladium Z1 企業(yè)級仿真平臺的更多信息，請訪(fǎng)問(wèn) http://www.cadence.com/news/PalladiumZ1 |
