|
12月25日 - 楷登電子（美國Cadence公司）宣布推出新一代Cadence® Palladium® Z3 Emulation和Protium™ X3 FPGA原型驗證系統。 新一代系統基于Cadence在業(yè)界備受贊譽(yù)的Palladium Z2和Protium X2系統構建而成。Palladium Z3和Protium X3系統專(zhuān)為應對日益復雜的系統和半導體設計而打造，目的是加速最先進(jìn)的SoC（系統級芯片）的開(kāi)發(fā)進(jìn)程。 這兩款系統主要針對業(yè)界規模最大的十億門(mén)級設計。與前代產(chǎn)品相比，Palladium Z3系統容量擴充超過(guò)兩倍，速度提升1.5倍；Protium X3系統能力也顯著(zhù)提升。這一提升極大地加快了初始環(huán)境的搭建速度，有助于縮短產(chǎn)品的整體上市時(shí)間，從而為客戶(hù)帶來(lái)更多的競爭優(yōu)勢。 Palladium Z3硬件仿真平臺配備了Cadence自研的硬件仿真核處理器，編譯速度更快且預測能力更強，使硅前硬件調試得以全面提升。其支持的設計規模從1600萬(wàn)門(mén)到480億門(mén)，能夠滿(mǎn)足超大型SoC的整體測試需求，并且引入了行業(yè)首個(gè)4態(tài)硬件仿真應用，在提升設計準確度和低功耗驗證方面有積極意義。 Protium X3原型驗證平臺則顯著(zhù)增強了從硬件仿真平臺到原型驗證平臺的快速遷移能力，用戶(hù)在統一的編譯器和通用的虛擬及物理接口間可實(shí)現無(wú)縫切換，能夠讓設計人員迅速完成多次設計驗證迭代，確保芯片設計的高效性。 此外，新系統與Verisium AI驅動(dòng)的驗證平臺無(wú)縫集成，在NVIDIA網(wǎng)絡(luò )技術(shù)支持下，在容量與性能上取得突破，提高了驗證吞吐量，從而助力企業(yè)更快將硬件創(chuàng )新產(chǎn)品推向市場(chǎng)。并且新系統已與部分客戶(hù)成功部署，預計全面上市將在2025年第二季度實(shí)現。 |
