|
近日，Rapidus與全球領(lǐng)先的EDA（電子設計自動(dòng)化）廠(chǎng)商Cadence（楷登電子）宣布達成合作。此次合作將聚焦于提供經(jīng)過(guò)雙方共同優(yōu)化的人工智能（AI）驅動(dòng)的參考設計流程和廣泛的IP（知識產(chǎn)權）組合，涵蓋2nm GAA（Gate-All-Around，環(huán)繞柵極）工藝和BSPDN（Back Side Power Delivery Network，背面電力傳輸網(wǎng)絡(luò )）技術(shù)。 Rapidus是由索尼、豐田、NTT、三菱、NEC、鎧俠和軟銀等八家日本企業(yè)于2022年聯(lián)合成立的合資企業(yè)，旨在實(shí)現本地化先進(jìn)半導體工藝的設計和制造。Cadence則是EDA領(lǐng)域的領(lǐng)導廠(chǎng)商，以其先進(jìn)的電子設計自動(dòng)化解決方案和廣泛的IP組合而聞名。 此次合作，Rapidus和Cadence將共同開(kāi)發(fā)適用于2nm GAA和BSPDN技術(shù)的AI驅動(dòng)數字和模擬/混合信號參考設計流程。這些流程將基于Cadence的設計解決方案，包括先進(jìn)的接口和存儲IP組件組合，如HBM4（High Bandwidth Memory 4，第四代高帶寬存儲器）、224G SerDes（Serializer/Deserializer，串行器/解串器）和PCI Express 7.0等。 Rapidus表示，GAA和BSPDN技術(shù)對于滿(mǎn)足日益嚴格的功率、性能和面積要求至關(guān)重要，將是未來(lái)半導體行業(yè)滿(mǎn)足人工智能計算需求的關(guān)鍵。BSPDN技術(shù)通過(guò)將芯片的供電結構從晶圓正面轉移至背面，簡(jiǎn)化供電路徑并降低電力路徑對信號傳輸的干擾，最終降低平臺整體電壓與功耗。 通過(guò)與Cadence的合作，Rapidus的客戶(hù)將能夠利用這些先進(jìn)技術(shù)和優(yōu)化流程，快速開(kāi)發(fā)高性能、低功耗的半導體產(chǎn)品。雙方的合作還將支持Rapidus的設計制造和協(xié)同優(yōu)化（DMCO）概念，推動(dòng)半導體技術(shù)的創(chuàng )新和發(fā)展。 Rapidus與Cadence的合作不僅限于參考設計流程和IP組合的優(yōu)化。雙方還將攜手推動(dòng)未來(lái)AI基礎設施的建設，通過(guò)結合Rapidus的先進(jìn)半導體工藝技術(shù)和Cadence的EDA及IP解決方案，為行業(yè)制定新的技術(shù)標準并創(chuàng )造變革性的解決方案。 |
