|
鉅泉光電科技（上海）股份有限公司 IC資深數字設計工程師 五險一金 年終分紅 帶薪年假 定期體檢 員工旅游
1、參與芯片架構的制定和頂層集成，根據系統規范和C/Matlab等實(shí)現的算法完成設計實(shí)現，并撰寫(xiě)設計文檔； 工作地址：上海市浦東新區張東路1388號16幢 2、負責頂層和模塊級驗證； 3、負責數字設計中Synthesis（綜合），Formal verification（形式驗證），DFT（Design For Test,可測試設計），STA( Static Timing Analysis,靜態(tài)時(shí)序分析)等流程實(shí)現， 4、參與FPGA平臺驗證和芯片功能測試； 5、配合后端部門(mén)、產(chǎn)品測試部門(mén)完成流片和量產(chǎn)等工作。 1、精通Verilog、SystemVerilog等語(yǔ)言，有大型SOC或ASIC設計經(jīng)驗；參與設計的芯片必須有過(guò)量產(chǎn) 2、熟練掌握Nc-Verilog或VCS等仿真工具；精通Design Compiler，Prime Time, TetraMAX, Formality等主流工具中的一種或幾種； 3、具備數字信號處理基礎，有通信芯片設計經(jīng)驗者優(yōu)先；有8051或ARM等相關(guān)SOC設計經(jīng)驗者優(yōu)先； 4、熟悉C語(yǔ)言，了解Matlab； 5、具備良好的溝通協(xié)調能力和團隊合作精神，有較強的責任心和進(jìn)取心。1、參與芯片架構的制定和頂層集成，根據系統規范和C/Matlab等實(shí)現的算法完成設計實(shí)現，并撰寫(xiě)設計文檔； 2、負責頂層和模塊級驗證； 3、負責數字設計中Synthesis（綜合），Formal verification（形式驗證），DFT（Design For Test,可測試設計），STA( Static Timing Analysis,靜態(tài)時(shí)序分析)等流程實(shí)現， 4、參與FPGA平臺驗證和芯片功能測試； 5、配合后端部門(mén)、產(chǎn)品測試部門(mén)完成流片和量產(chǎn)等工作。 1、精通Verilog、SystemVerilog等語(yǔ)言，有大型SOC或ASIC設計經(jīng)驗；參與設計的芯片必須有過(guò)量產(chǎn) 2、熟練掌握Nc-Verilog或VCS等仿真工具；精通Design Compiler，Prime Time, TetraMAX, Formality等主流工具中的一種或幾種； 3、具備數字信號處理基礎，有通信芯片設計經(jīng)驗者優(yōu)先；有8051或ARM等相關(guān)SOC設計經(jīng)驗者優(yōu)先； 4、熟悉C語(yǔ)言，了解Matlab； 5、具備良好的溝通協(xié)調能力和團隊合作精神，有較強的責任心和進(jìn)取心。 鉅泉是誰(shuí)？ 成立于2005年5月，總部設在上海張江高科技園區 三相電能計量芯片在中國的市場(chǎng)占有超過(guò)50% 單相計量芯片市場(chǎng)份額近年來(lái)持續攀升，至今約40% 新一代電力載波通訊芯片方案和電表專(zhuān)用32位MCU已成熟量產(chǎn)且技術(shù)領(lǐng)先 掌握核心高精度算法、擁有49 項技術(shù)專(zhuān)利及設計專(zhuān)有權， 37項專(zhuān)利已被知識產(chǎn)權局受理 2014年公司的銷(xiāo)售額1.47億元，公司成立以來(lái)逐年增長(cháng) 2015年已經(jīng)啟動(dòng)創(chuàng )業(yè)板上市流程 掃碼加入摩爾精英，申請職位 摩爾精英，專(zhuān)注半導體招聘 職位鏈接：http://www.moore.ren/job/detail.htm?jobId=1200399 |
