|
(一)、引言 電子技術(shù)的發(fā)展變化必然給板級設計帶來(lái)許多新問(wèn)題和新挑戰。首先，由于高密度引腳及引腳尺寸日趨物理極限，導致低的布通率；其次，由于系統時(shí)鐘頻率的提高，引起的時(shí)序及信號完整性問(wèn)題；第三，工程師希望能在PC平臺上用更好的工具完成復雜的高性能的設計。由此，我們不難看出，PCB板設計有以下三種趨勢： pcb畫(huà)板學(xué)習請加QQ :1610198039 高速數字電路(即高時(shí)鐘頻率及快速邊沿速率)的設計成為主流。 產(chǎn)品小型化及高性能必須面對在同一塊PCB板上由于混合信號設計技術(shù)(即數字、模擬及射頻混合設計)所帶來(lái)的分布效應問(wèn)題。 設計難度的提高，導致傳統的設計流程及設計方法，以及PC上的CAD工具很難勝任當前的技術(shù)挑戰，因此，EDA軟件工具平臺從UNIX轉移到NT平臺成為業(yè)界公認的一種趨勢。 (二)、高頻電路布線(xiàn)技巧 高頻電路往往集成度較高，布線(xiàn)密度大，采用多層板既是布線(xiàn)所必須的，也是 降低干擾的有效手段． 高頻電路器件管腳問(wèn)的引線(xiàn)彎折越少越好．高頻電路布線(xiàn)的引線(xiàn)最好采用全 直線(xiàn)，需要轉折，可用45°折線(xiàn)或圓弧轉折，這種要求在低頻電路中僅僅用于 提高銅箔的固著(zhù)強度，而在高頻電路中，滿(mǎn)足這一要求卻可以減少高頻信號對 外的發(fā)射和相互問(wèn)的耦合． 高頻電路器件管腳的引線(xiàn)越短越好． 高頻電路器件管腳問(wèn)的引線(xiàn)層問(wèn)交替越少越好．也即元件連接過(guò)程中所用的 過(guò)孔(Via)越少越好．據測，一個(gè)過(guò)孔可帶來(lái)約0.5pF的分布電容，減少過(guò)孔數 能顯著(zhù)提高速度． 高頻電路布線(xiàn)，要注意信號線(xiàn)近距離平行走線(xiàn)所引入的串擾，若無(wú)法避免平行分布，可在平行信號線(xiàn)的反面布置大面積地來(lái)大幅度減少干擾．同一層內的平 行走線(xiàn)幾乎無(wú)法避免，但是在相鄰的兩個(gè)層走線(xiàn)的方向務(wù)必取為相互垂直． 對特別重要的信號線(xiàn)或局部單元實(shí)施地線(xiàn)包圍的措施． 各類(lèi)信號線(xiàn)走線(xiàn)不能形成環(huán)路，地線(xiàn)也不能形成電流環(huán)路． 每個(gè)集成電路塊(IC)的附近應設置至少一個(gè)高頻退耦電容，退耦電容盡量靠近器件的Vcc． 模擬地線(xiàn)(AGND)、數字地線(xiàn)(DGND)等接往公共地線(xiàn)時(shí)要采用高頻扼流這一環(huán)節．在實(shí)際裝配高頻扼流環(huán)節時(shí)用的往往是中心穿有導線(xiàn)的高頻鐵氧體磁珠，可在原理圖中把它當做電感，在PCB元件庫中單獨為它定義一個(gè)元件封裝，布線(xiàn)前把它手工移動(dòng)到靠近公共地線(xiàn)匯合的合適位置上． (三)、PCB中電磁兼容性(EMC)設計方法 PCB的基材選擇及PCB層數的設置、電子元件選擇及電子元件的電磁特性、元件布局、元件問(wèn)互連線(xiàn)的長(cháng)寬等都制約著(zhù)PCB的電磁兼容性．PCB上的集成電路芯片(IC)是電磁干擾(EMI)最主要的能量來(lái)源．常規的電磁干擾(EMI)控制技術(shù)一般包括：元器件的合理布局、連線(xiàn)的合理控制、電源線(xiàn)、接地、濾波電容的合理配置、屏蔽等抑制電磁干擾(EMI)的措施都是很有效的，在工程實(shí)踐中被廣泛應用． 1．高頻數字電路PCB的電磁兼容性(EMC)設計中的布線(xiàn)規則 高頻數字信號線(xiàn)要用短線(xiàn)，一般小于2inch(5cm)，且越短越好． 主要信號線(xiàn)最好集中在PCB板中心． 時(shí)鐘發(fā)生電路應在PCB板中心附近，時(shí)鐘扇出應采用菊花鏈或并聯(lián)布線(xiàn)． 電源線(xiàn)盡可能遠離高頻數字信號線(xiàn)或用地線(xiàn)隔開(kāi)，電源的分布必須是低感應的(多路設計)．多層PCB板內的電源層與地層相鄰，相當于一個(gè)電容，起到濾波作用．同一層上的電源線(xiàn)和地線(xiàn)也要盡可能靠近．電源層四周銅箔應該比地層縮進(jìn)20倍于兩個(gè)平面層之間距離的尺寸，以確保系統有更好的EMC性能．地平面不要分割，高速信號線(xiàn)如果要跨電源平面分割，應該緊靠信號線(xiàn)放置幾個(gè)低阻抗的橋接電容． 輸入輸出端用的導線(xiàn)應盡量避免相鄰平行．最好加線(xiàn)間地線(xiàn)，以免發(fā)生反饋耦合． 當銅箔厚度為50um、寬度為1-1.5mm時(shí)，通過(guò)2A的電流，導線(xiàn)溫度<3℃．PCB板的導線(xiàn)盡可能用寬線(xiàn)，對于集成電路，尤其是數字電路的信號線(xiàn)，通常選用4mil-12mil導線(xiàn)寬度，電源線(xiàn)和地線(xiàn)最好選用大于40mil的導線(xiàn)寬度．導線(xiàn)的最小間距主要由最壞情況下的線(xiàn)間絕緣電阻和擊穿電壓決定，通常選用4mil以上的導線(xiàn)間距．為減小導線(xiàn)間的串擾，必要時(shí)可增加導線(xiàn)間的距離，安插地線(xiàn)作為線(xiàn)間隔離． 在PCB板的所有層中，數字信號只能在電路板的數字部分布線(xiàn)，模擬信號只能在電路板的模擬部分布線(xiàn)．低頻電路的地應盡量采用單點(diǎn)并聯(lián)接地，實(shí)際布線(xiàn)有因難時(shí)可部分串聯(lián)后再并聯(lián)接地．實(shí)現模擬和數字電源分割，布線(xiàn)不能跨越分割電源之間的間隙，必須跨越分割電源之間間隙的信號線(xiàn)要位于緊鄰大面積地的布線(xiàn)層上． 在PCB中由電源和地造成的電磁兼容性問(wèn)題主要有兩種，一種是電源噪聲，另一種是地線(xiàn)噪聲．根據PCB板電流的大小，盡量加大電源線(xiàn)寬度，減小環(huán)路電阻．同時(shí)，使電源線(xiàn)、地線(xiàn)的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力．目前，電源和地平面的噪聲只能通過(guò)對原型產(chǎn)品的測量或由有經(jīng)驗的工程師憑他們的經(jīng)驗把退耦電容的容量設定為默認的值． 2．高頻數字電路PCB的電磁兼容性(EMC)設計中的布局規則 電路的布局必須減小電流回路，盡可能縮短高頻元器件之間的連線(xiàn)，易受干擾的元器件距離不能太近，輸入和輸出元件應盡量遠離． 按照電路的流程安排各個(gè)功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向． 以每個(gè)功能電路的核心元件為中心，圍繞它來(lái)進(jìn)行布局．元器件應均勻、整齊、緊湊地排列在PCB上，盡量縮短各元器件之間的引線(xiàn)連接． 將PCB分區為獨立的合理的模擬電路區和數字電路區，A／D轉換器跨分區放置． PCB電磁兼容設計的常規做法之一是在PCB板的各個(gè)關(guān)鍵部位配置適當的退耦電容． (四)、信號完整性(SI)分析 信號完整性(Signal Integrity)簡(jiǎn)稱(chēng)SI，指信號在信號線(xiàn)上的質(zhì)量，是信號在電路中能以正確的時(shí)序和電壓作出響應的能力． 集成電路芯片(IC)或邏輯器件的開(kāi)關(guān)速度高，端接元件的布局不正確或高速信號的錯誤布線(xiàn)等都會(huì )引起如反射(reflection)、串擾(crosstalk)、過(guò)沖(overshoot)、欠沖(undershoot)、振鈴(ringing)等信號完整性問(wèn)題，從而可能使系統輸出不正確的數據，電路工作不正常甚至完全不工作． PCB的信號完整性與設計 在PCB的設計中，PCB設計人員需要把元器件的布局、布線(xiàn)及每種情況下應采用的何種SI問(wèn)題解決方法綜合起來(lái)，才能更好地解決PCB板的信號完整性問(wèn)題．在某些情況下IC的選擇能決定SI問(wèn)題的數量和嚴重性．開(kāi)關(guān)時(shí)間或邊沿速率是指IC狀態(tài)轉換的速率，IC邊沿速率越快，出現SI問(wèn)題的可能性越高，正確地端接器件就很重要． PCB設計中減少信號完整性問(wèn)題常用的方法是在傳輸線(xiàn)上增加端接元器件．在端接過(guò)程中，要權衡元器件數量、信號開(kāi)關(guān)速度和電路功耗三方面的要求．例如增加端接元器件意味著(zhù)PCB設計人員可用于布線(xiàn)的空間更少，而且在布局處理的后期增加端接元器件會(huì )更加困難，因為必須為新的元件和布線(xiàn)留出相應的空間．因此在PCB布局初期就應當搞清楚是否需要放置端接元器件． 更多學(xué)習畫(huà)板的朋友們請咨詢(xún)高老師QQ3322386182 |
