TMS320C6201高速電路PCB及電磁兼容性設計

發(fā)布時(shí)間:2010-7-29 16:42    發(fā)布者:lavida
關(guān)鍵詞: PCB , TMS320C6201 , 電磁兼容性
印刷電路板(PCB) 是電子產(chǎn)品中電路元器件的支撐件,它提供電路元器件之間的電氣連接. 隨著(zhù)電子技術(shù)的飛速發(fā)展,目前高速集成電路的信號切換時(shí)間已經(jīng)小于1ns , 時(shí)鐘頻率已達到幾百MHz , PCB 的密度也越來(lái)越高. PCB 設計的好壞對整個(gè)系統的抗干擾性能影響很大,直接關(guān)系到系統的穩定性和可靠性. 因此,在PCB 設計時(shí),應遵守相應的設計規則,符合電磁兼容性的要求.TMS320C6201 是TI 公司1997 年推出的DSP 芯片,200 MHz 時(shí)鐘的C6201 峰值性能可以達到2 400 Mops . 如此高的時(shí)鐘頻率,對PCB的電磁兼容性設計提出了很高的要求.

1 電磁兼容性與電磁干擾

電磁兼容性( EMC)是指電子設備在預期的電磁環(huán)境中能夠協(xié)調、有效地進(jìn)行工作的能力. 其目的是使電子設備既能抑制各種外來(lái)的干擾,又能減少其本身對其他電子設備的電磁干擾. 電磁干擾( EMI) 的來(lái)源主要有本電子設備內部形成的干擾以及外界耦合到本電子設備形成的干擾.針對電子設備內部的干擾,主要通過(guò)合理的PCB 電磁兼容性設計加以防止和抑制;而針對外界干擾,則可通過(guò)電磁屏蔽措施切斷其耦合途徑加以解決. 本文主要對前者加以闡述.

2 PCB 及電磁兼容性設計

2. 1 外形與布局

從生產(chǎn)工藝考慮,印刷電路板一般采用長(cháng)寬比不太懸殊的矩形. PCB 尺寸不宜過(guò)大,否則導線(xiàn)過(guò)長(cháng)易引起電磁干擾. 導線(xiàn)或器件離PCB 板邊緣距離不小于2 mm. TI6000 系列DSP 功耗比較大,電源穩壓塊應布置在離通風(fēng)口較近的板邊緣,電源塊下鋪銅以利于散熱,發(fā)熱較大的還可加散熱片.合理的元器件布局,可減少各單元電路間的相互干擾. 大功率低速電路、模擬電路和數字電路應分塊布局. 在各分塊內,以該分塊內核心元件為
中心進(jìn)行布局,盡量縮短各元器件間的引線(xiàn)連接.

2. 2 電源與接地

電源與接地的正確設計,對于抑制電磁干擾來(lái)說(shuō)至關(guān)重要. 電源線(xiàn)和地線(xiàn)盡量寬以減小電阻.數字電路與模擬電路要分開(kāi)接地. 數字電路的地可構成閉環(huán)以提高抗噪聲性能. 在電路板層數允許的條件下,可設置電源層和地層,或者通過(guò)割電源、割地以獲得較大的電源或地面積.一般每片集成電路的電源都應加一個(gè)0.1μF的去耦電容. 對于TMS320C6201 等大型芯片,可相應地增加去耦電容的數量.電源穩壓塊所需濾波電容較大,但電容過(guò)大時(shí),充放電時(shí)間會(huì )加長(cháng),電源電壓上升緩慢. 為了保證DSP 對電源穩定時(shí)間的限制,電源濾波電容并不是越大越好.

2. 3 布線(xiàn)規則

當傳輸信號的信號線(xiàn)長(cháng)度大于該信號對應的波長(cháng)時(shí),這條信號線(xiàn)就應該被看作是傳輸線(xiàn),傳輸線(xiàn)上的分布電容和分布電感不可忽略,且容易產(chǎn)生電磁輻射. 在PCB 布線(xiàn)時(shí),使導線(xiàn)盡可能的短,導線(xiàn)的拐彎成鈍角,而不要成小于90°的角,以減少高頻信號對外的輻射. 多層板布線(xiàn)時(shí),上下兩面的導線(xiàn)應相互垂直或斜交,避免平行走線(xiàn). 最好的辦法是在兩層信號線(xiàn)中間夾一層地層加以隔離.在同一層布線(xiàn)時(shí)也要避免長(cháng)距離平行走線(xiàn),以減少相互間的串擾. 對于頻率較高的接口線(xiàn),采用屏蔽線(xiàn)連接. 帶引線(xiàn)的電阻電容等元件要盡量減小引線(xiàn)長(cháng)度. 導孔根據工藝要求選擇合適的孔徑,孔徑太大不利于布線(xiàn),太小又容易引入電阻.

TMS320C6201有352個(gè)引腳,采用BGA 封裝. 考慮到布線(xiàn)的難度,建議采用6 層或8 層的電路板. TMS320C6201 周?chē)季(xiàn)密度很高,最好首先對DSP 布線(xiàn). 布線(xiàn)時(shí),最外圈和第2 圈的引腳可在頂層引出,第3 圈可在第2 層引出,依此類(lèi)推.DSP 分層布線(xiàn)的方法如圖1 所示. 根據DSP焊接工藝要求,板上焊點(diǎn)要比DSP 焊球直徑略小(約小0. 1 mm) .

圖1 DSP 分層的布線(xiàn)方法

2. 4 晶振與EMI 濾波器

晶振是DSP 的心臟, TMS320C6201 一般都工作在100 MHz 以上,為保證其穩定工作,晶振及其輔助元件應盡量靠近DSP ,時(shí)鐘信號線(xiàn)也要較寬. 為防止振蕩信號串入其他電路,晶振下面不要走其他信號線(xiàn).TMS320C6201 時(shí)鐘鎖相環(huán)( PLL) 需要一個(gè)EMI 濾波器與之配套工作,以防止PLL 的電源干擾,EMI 濾波電路如圖2 所示.


圖2 EMI 濾波電路

圖2 中的EMI 濾波器推薦采用TDK公司的ACF4518322153-T ,它相當于一個(gè)帶通濾波器,插入損耗—頻率特性如圖3 所示. 晶振的頻率剛好落在EMI 濾波器阻帶范圍(11~70 MHz) 內,這樣PLL 外部的相同頻率諧波就不會(huì )通過(guò)電源串入鎖相環(huán),晶振頻率也不會(huì )串入電源影響外部電路.


圖3 EMI 濾波器典型插入損耗—頻率特性圖

2. 5 電路靈活性設計

隨著(zhù)DSP 系統在電路設計上的復雜程度不斷提高,其檢驗與調試也越來(lái)越困難. 在設計中應充分考慮電路的靈活性,以方便調試,如配合可編程器件、加入指示燈、手動(dòng)復位、撥碼開(kāi)關(guān)、跳線(xiàn)、
信號探測點(diǎn)等.

3 結束語(yǔ)

要設計一個(gè)高質(zhì)量的PCB ,做到良好的電磁兼容性,并不是一件容易的事. 在設計中,除了依據開(kāi)發(fā)人員的經(jīng)驗外,還可借助EDA 軟件,如Cadence公司的SPECCTRAQuest 等,對PCB 加以?xún)?yōu)化。
本文地址:http://selenalain.com/thread-17825-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页