鐵流:中國突破半導體新工藝研發(fā) 期待產(chǎn)業(yè)推廣能跟上

發(fā)布時(shí)間:2017-1-3 16:36    發(fā)布者:eechina
關(guān)鍵詞: 半導體工藝 , FinFET
【文/ 觀(guān)察者網(wǎng)專(zhuān)欄作者 鐵流】

日前,中科院微電子集成電路先導工藝研發(fā)中心在下一代新型FinFET邏輯器件工藝研究上取得重要進(jìn)展。微電子所殷華湘研究員的課題組利用低溫低阻NiPt硅化物在新型FOI FinFET上實(shí)現了全金屬化源漏(MSD),顯著(zhù)降低源漏寄生電阻,從而將N/PMOS器件性能提高大約30倍,使得驅動(dòng)性能達到了國際先進(jìn)水平。

基于本研究成果的論文被2016年IEEE國際電子器件大會(huì )(IEDM)接收,并在IEDM的關(guān)鍵分會(huì )場(chǎng)之一——硅基先導CMOS 工藝和制造技術(shù)(PMT)上,由微電子所的張青竹做了學(xué)術(shù)報告,并得到IBM和意法半導體技術(shù)專(zhuān)家的贊揚和認可。

在工藝上落后于國際大廠(chǎng)

一直以來(lái),中國境內晶圓代工廠(chǎng)在技術(shù)上落后于Intel、臺積電、格羅方德、三星等國際大廠(chǎng),除了受限于瓦森納協(xié)定無(wú)法從西方采購到最先進(jìn)的半導體設備之外,在工藝上落后于西方也是很重要的原因。工藝有多重要呢?就以28nm poly/SiON、28nm HKMG以及28nm SOI來(lái)說(shuō),雖然同為28nm制程,但由于具體工藝的區別,導致采用不同工藝的芯片在性能上會(huì )有差異。

考慮到如果將意法半導體的28nm SOI和中芯國際的28nm HKMG對比可能會(huì )有不同晶圓廠(chǎng)帶來(lái)的變量,那么以同采用臺積電28nm LP工藝、28nm HPC/HPC+工藝、28nm HPM工藝生產(chǎn)的芯片來(lái)比較,采用28nm LP工藝的芯片顯然在性能上遜色一籌,這也是當年采用28nm LP工藝的高通驍龍615在性能和功耗控制上遜色于采用28nm HPM工藝的聯(lián)發(fā)科6752和采用28nm HPC工藝的麒麟930的原因之一。



而在工藝上,國內晶圓代工廠(chǎng)也是落后于Intel、臺積電、格羅方德、三星等國際大廠(chǎng)的。舉例來(lái)說(shuō),某自主CPU公司采用了某境內代工廠(chǎng)的40nm LL工藝,然后由于工藝性能有限,境內代工廠(chǎng)的40nm LL工藝比意法半導體的65nm GP工藝還慢30%……

再比如某合資CPU公司在承接了核高基專(zhuān)項后,由于核高基的要求必須采用境內工藝,然而在采用境內28nm制造工藝流片后,CPU的主頻連1GHz都不到,隨后就去臺積電流片了,雖然同樣是28nm制程,但臺積電就能把主頻做到1.2GHz以上,挑一挑體質(zhì)好的,主頻最高可以到2GHz……

另外,除了在工藝上長(cháng)期落后于國際大廠(chǎng),國內晶圓廠(chǎng)的工藝大多是技術(shù)引進(jìn)的,而非自主研發(fā),這一方面要付出不菲資金,另外還不得不簽一籮筐的各種限制性條款,這會(huì )帶來(lái)不少惡果。要開(kāi)發(fā)出性能優(yōu)越的的EDA工具,就離不開(kāi)和先進(jìn)工藝相結合,國內自主工藝很少有深亞微米的工藝,大多是180nm和130nm。雖然中芯國際有40nm,而且宣稱(chēng)有28nm,但可能沒(méi)有量產(chǎn)過(guò),或者量產(chǎn)的都是小芯片。而引進(jìn)的工藝都簽過(guò)協(xié)議,這就對國內EDA公司的技術(shù)進(jìn)步和發(fā)展造成了障礙。

因此,自主研發(fā)的工藝就彌足珍貴了。在此之前,國內也提出過(guò)S-FinFET、后柵納米線(xiàn)及體硅絕緣Fin-on-insulator FinFET等創(chuàng )新技術(shù),但大多遜色于主流FinFET工藝。而本次微電子所實(shí)現的新工藝,則在性能上達到國際先進(jìn)水平。

FinFET和胡正明

在介紹微電子所開(kāi)發(fā)出的新工藝之前,先介紹下FinFET和FD-SOI工藝。

FinFET中Fin指的是鰭式,FET指的是場(chǎng)效應晶體管,合起來(lái)就是鰭式場(chǎng)效應晶體管。在FinFET問(wèn)世前,一直在使用MOSFET,但由于當柵長(cháng)小于20nm的情況下,源極和漏極過(guò)于接近且氧化物也愈薄,這很有可能會(huì )導致漏電現象。就在部分業(yè)界認為制造工藝會(huì )止步不前,摩爾定律即將失效的情況下,一位華人科學(xué)家與其同事共同發(fā)明的兩項技術(shù)使制造工藝得以向20nm以下延續。


胡正明

胡正明教授國籍為美國,1947年7月出生于中國北京,1973年獲美國加州大學(xué)伯克利分校博士學(xué)位,1997年當選為美國工程科學(xué)院院士。2007年當選中國科學(xué)院外籍院士。在十多年前,在美國國防部高級研究計劃局的資助下,胡正明教授在加州大學(xué)研究如何將CMOS技術(shù)如何拓展到25nm領(lǐng)域。胡正明教授及其同事的研究結果是,要么采用FinFET,要么走基于SOI的超薄絕緣層上硅體技術(shù)。

在1999年和2000年,胡教授及其團隊成員發(fā)表了有關(guān)FinFET和UTB-SOI(FD-SOI)的論文,由于當時(shí)胡正明教授及其團隊認為鮮有廠(chǎng)商可以把SOI基體做到5nm,或者說(shuō)等人們具備這種技術(shù)能力時(shí),FinFET技術(shù)可能已經(jīng)得到了充分的發(fā)展,所以包括Intel、臺積電等一大批廠(chǎng)商都選擇了FinFET。憑借在FinFET等技術(shù)創(chuàng )新上的貢獻,在2000年,胡正明教授獲得美國國防部高級研究項目局最杰出技術(shù)成就獎。在2015年,胡正明教授還榮獲美國年度國家技術(shù)和創(chuàng )新獎。

根據胡正明教授的介紹,FinFET實(shí)現了兩個(gè)突破,一是把晶體做薄并解決了漏電問(wèn)題,二是向上發(fā)展,晶片內構從水平變成垂直,也就是把2D的MOSFET變?yōu)?D的FinFET。而這種做法有怎樣的效果呢?臺積電就曾表示:16nm FinFET工藝能夠顯著(zhù)改進(jìn)芯片性能、功耗,并降低漏電率,柵極密度是臺積電28nm HPM工藝的兩倍,同等功耗下速度可以加快超過(guò)40%,同頻率下功耗則可以降低超過(guò)60%。

值得一提的是,被三星挖走的前臺積電員工梁孟松的博士論文指導教授就是胡正明,想必這也是三星能夠在14nm FinFET上實(shí)現大躍進(jìn)的原因之一吧。

本文地址:http://selenalain.com/thread-183297-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页