|
軟件無(wú)線(xiàn)電(Software Radio)是由JeoMitola于1992年提出的。它的基本思想就是通過(guò)構建一個(gè)標準、開(kāi)放、模塊化的通用硬件平臺，將無(wú)線(xiàn)通信系統中諸如調制解調、加密等各種功能利用軟件編程來(lái)實(shí)現，并使寬帶A/D和D/A轉換盡可能靠近天線(xiàn)。經(jīng)過(guò)多年的發(fā)展，現已取得許多矚目的成果，它以其極強的靈活性和開(kāi)放性代表著(zhù)無(wú)線(xiàn)通信的發(fā)展趨勢。 數字下變頻技術(shù)（DDC）是軟件無(wú)線(xiàn)電的技術(shù)核心之一。在傳統的模擬接收系統中由于器件的固有缺陷使得模擬正交解調方法很難保證I、Q兩路信號具有精確的幅度一致性和相位正交性，從而降低了整機性能。近年來(lái)隨著(zhù)數字處理芯片技術(shù)的不斷提高，出現了不少如快速傅里葉變換法、數字混頻正交變換法等的數字正交解調方法，其中數字混頻正交變換法與模擬解調原理一致，是一種理想的解調法。 數字下變頻正是采用數字混頻正交變換與低通濾波相結合實(shí)現的。因而正交信號的幅度一致性和相位正交性的好壞主要由DDC的數據精度決定，進(jìn)而也就影響著(zhù)整機的性能，另一方面DDC受處理速度的限制決定了數據的最大輸入速度，從而也決定了A/D轉換的最高采樣速率。 在軟件無(wú)線(xiàn)電的系統中A/D起著(zhù)關(guān)鍵作用，它一方面是由模擬環(huán)節進(jìn)入數字環(huán)節的通道，另一方面根據帶通采樣定理它還具有下變頻的作用。通常我們要求A/D轉換器有足夠的工作帶寬和較高的采樣速率同時(shí)應有較高的A/D轉換位數以提高動(dòng)態(tài)范圍。 芯片介紹 A/D轉換器 本設計采用AD公司生產(chǎn)的AD6640，它是一種單片式的12位模數轉換器，內含采樣保持電路和基準源，單電源供電，TTL/CMOS兼容電平輸出，采樣速率可達65MSPS，其轉換結構采用兩級子區式，功能框圖如圖1。它的模擬信號輸入方式為差分結構，各輸入電壓范圍為以2.4V為中心，上下擺動(dòng)在0.5V內。故AD6640的輸入信號的最大峰峰值2V。 數字下變頻器 在本設計中選用了美國ADI公司推出的一款數字接收信號處理芯片AD6620，其功能強大，特別適合于高速信號數字下變頻的實(shí)現。它的主要特點(diǎn)有：采用16 位線(xiàn)性比特補碼輸入（另加3bit指數輸入）；單信道實(shí)數輸入模式最大輸入數據速率高達67MSPS；雙信道實(shí)數輸入模式與單信道復數輸入模式最大輸入數據速率高達33.5MSPS；具有可編程抽取FIR 濾波器與增益控制，抽取率在2-16384 之間可編程；輸出具有并行、串行兩種輸出模式，并行模式為16 比特補碼輸出。 AD6620的原理框圖如圖2，內部信號處理單元由四個(gè)串聯(lián)單元組成，分別為：頻率正交變換單元、二階積分梳狀濾波器（CIC2）單元、五階積分梳狀濾波器（CIC5）單元和一個(gè)系數可編程的RCF濾波器單元。 系統設計 以實(shí)例介紹數字接收系統的組成。假設輸入信號的中心頻率為60MHz，帶寬為3MHz，其峰峰值為2V。首先，因為輸入信號的條件全部滿(mǎn)足AD6640的要求故可以完全按照ADI公司提供的標準電路對A/D單元進(jìn)行電路設計。由于輸入信號的中心頻率較大，同時(shí)其fs >>B =fh-fl，故采用Nyquist帶通采樣定理采樣。 式（1）中，n取能滿(mǎn)足fs≥2（fh-fl）的正整數（0、1、2、…）根據公式求得n的最大值為19，fs為6.15MHz。但這是保證信號采樣時(shí)無(wú)混疊的最小頻率。在數字化過(guò)程中，采樣頻率fs越大，噪聲基底越低。因為總的積分噪聲保持不變而噪聲將在更寬的頻段上擴展，因而fs過(guò)低將導致信噪比的惡化。在本實(shí)例中綜合考慮選取n為2則fs=48MHz。在本實(shí)例中為使系統相對簡(jiǎn)潔，讓AD6620與AD6640共用同一個(gè)時(shí)鐘源fs=48MHz。 應用AD6620的關(guān)鍵是根據所要實(shí)現的功能對其進(jìn)行初始化設置。AD6620中含有多個(gè)寄存器。當AD6620經(jīng)過(guò)一硬復位信號（任一低電平超過(guò)30ｎｓ的脈沖信號）后，地址為300Ｈ的模式控制寄存器的bit0被置為1，此后AD6620處于軟復位狀態(tài)。在該狀態(tài)下，AD6620不處理輸入數據而是對AD6620的各寄存器進(jìn)行設置（其主要為對CIC2、CIC5、RCF濾波器系數、NCO頻率和工作模式控制寄存器的設置）。 在A(yíng)D6620中地址為303H的32位寄存器存儲著(zhù)NCO的頻率，其數值由下列公式確定： . 另外AD公司為用戶(hù)開(kāi)發(fā)提供了一套軟件，利用該軟件可輕松地按照要求確定CIC2、CIC5和RCF三濾波器的抽樣率的值。特別注意在本實(shí)例中由于信號輸入速率與芯片處理速率一樣故CIC2的抽樣率必須大于等于2（這是由于數據進(jìn)入CIC5單元只有一條通道而CIC2處理單元輸出有I、Q兩路信號，他們必須共用同一通道）。 通過(guò)兩個(gè)梳狀濾波器的抽樣后已抑制了部分干擾噪聲，但為了更好地濾除噪聲AD6620提供了一個(gè)可編程FIR 濾波器，其階數最高可達255階，但具體選取多大由系統決定。寄存器中的數據由窗函數確定，在此可以選取不同的窗來(lái)調整系統使其達到最佳。 在A(yíng)D6620還有一個(gè)重要的確定運行模式的寄存器，其地址為300H，它的bit0=1則系統處于軟復位狀態(tài)這已在前面提到；bit1=1則系統為雙通道實(shí)數輸入模式；bit2=1則系統為單通道復數輸入模式；若bit0、bit1、bit2都為0則系統進(jìn)入單通道實(shí)數輸入模式；若bit3=1我們判該AD6620為系統的同步主機，否則為從機。若為單芯片處理必須將該芯片置為從機。 通過(guò)一個(gè)單片機或DSP芯片或FPGA/CPLD芯片對AD6620進(jìn)行初始化，需要注意的是AD6620的輸入信號必須是3.3V的低壓CMOS信號。故選用89LV51單片機。當然也可把5V信號通過(guò)一電平轉換接口（如74LCX2244）后傳給AD6620，但電路相對較為復雜。 AD6620的輸出串并行兼可，本實(shí)例我們將其輸出信號通過(guò)鎖存器并行傳輸給后面的DSP或FPGA等信號處理芯片。故本系統的結構框圖如圖3所示。 在硬件設計過(guò)程中還有幾個(gè)時(shí)序必須注意： （1）D6620的輸入數據的時(shí)序（圖4a）：AD6620是在上升延讀取數據，而在系統中由于A(yíng)D6640與AD6620用同一時(shí)鐘，故在A(yíng)/D采樣輸出后必須添加延時(shí)，否則，AD6620將讀不到數據。在本設計中采用將輸入AD6620的時(shí)鐘反相的方法來(lái)滿(mǎn)足時(shí)序要求。同時(shí)，由于采用3.3V的非門(mén)取反，所以也滿(mǎn)足AD6620的輸入電平要求。 （2）AD6620的初始化數據輸入時(shí)序（圖4b）：在該時(shí)序中的CS信號在第（N+3）個(gè)采樣時(shí)鐘時(shí)必須被復位為高電平。在本設計里用單片機提供的WR信號經(jīng)計數器計數控制得到符合要求的CS信號。 系統檢測 系統建立后可以接入信號并用邏輯分析儀將輸出數據讀入電腦進(jìn)行分析。為檢測方便，在此輸入單頻信號： 首先，檢測AD6640的性能：對A/D輸出的信號進(jìn)行傅氏變換（如圖5）可很容易檢測出其SINAD約為59dB，然后根據公式 求得有效轉換位數（ENOB）為9.51。 2500 通過(guò)正交變換從理論上得到I、Q兩個(gè)相位完全正交幅度一致的信號。但由于A(yíng)D6620數據精度有限引起的系統誤差使信號變?yōu)椋ㄒ阅M形式表示）： 顯然我們要知道正交信號的幅度一致性只要得到AI/AQ就可，但由于噪聲的存在使我們從時(shí)域尋求答案很困難，所以到頻域尋找。將I、Q信號進(jìn)行傅氏變換得到： 很容易發(fā)現它們的頻譜強度的比值正是我們需要的幅度一致性的誤差比值。通過(guò)實(shí)測顯示，其值大約為0.023dB。 由于相位誤差的存在，所以把AD6620輸出的正交信號合成時(shí)將在頻譜的負頻區出現一個(gè)鏡頻，合成信號的傅氏變換為： 引入鏡頻抑制比（正頻部分的信號幅度與負頻部分的鏡頻幅度的比值）， 等式中出現了AI/AQ，這正是幅度一致性中求得的，于是在等式里將只有未知量θ（相位正交誤差）。通過(guò)計算得到其值大約為o3.0。 結束語(yǔ) 采用AD6620和AD6640配套實(shí)現數字中頻接收系統，作為中頻軟件無(wú)線(xiàn)電平臺，適用于通信和雷達信號的窄帶處理。實(shí)驗表明，該方法可有效降低設備復雜性、縮短開(kāi)發(fā)周期，同時(shí)獲得了較好的I、O信號幅度一致性和相位正交性，并提高了設備的穩定性和靈活性。 |
