本書(shū)主要以HDL(verilog/vhdl)為例,詳細講述了在IC DESIGN FLOW中Verification 以及Test的設計思想、方法和技巧,涵概了測試的各個(gè)方面,是目前進(jìn)行IC設計的同仁們最為推薦的一本寶典! Writing Testbenches: Functional Verification of HDL Models ![]() |
hao shu bucuo |
thanks |
thanks |
謝謝樓主分享 |
這是本好書(shū),不過(guò)好像是英文版的。。。 |
真的是很好的資料,再頂一下! |
這本書(shū)太老了,F在誰(shuí)還用verilog做驗證?只有參考價(jià)值啦! |
不過(guò)還是謝謝! |
有中文嗎? 那可以參考著(zhù)英文的看 |
好書(shū) 謝謝 |
謝謝樓主分享辛苦了 |
謝謝樓主分享辛苦了 |
謝謝分享! |