|
引言 為微處理器系統中的能量存儲/傳輸處理選擇體去耦電容是一件復雜的事情，由于強調產(chǎn)品的物理尺寸，處理器制造商一般只規定滿(mǎn)足器件能量轉換要求所需要的電容量，而不考慮為適合的電容排列留置的可用空間。嵌入式單板計算機中所用的處理器還要求更高的電容充放電性能，從而要求一個(gè)低的時(shí)間常數。 隨著(zhù)電容制造向更小型化封裝應用的繼續推進(jìn)，一種高電容量、低ESR及低電壓應用的理想方案是3-D多陽(yáng)極涂層（conformal coated）片式電容。 高電容量和低ESR技術(shù) 有多種技術(shù)已可實(shí)現單位體積電容量的優(yōu)化。例如，涂層片式鉭電容技術(shù)，該技術(shù)去除了常規模壓固體鉭電容的引線(xiàn)框結構，同時(shí)這種類(lèi)似于半導體特殊封裝的技術(shù)大大降低平均尺寸。 Vishay已經(jīng)開(kāi)發(fā)了涂層鉭片式技術(shù)，用于滿(mǎn)足NASA要求的電容使用。這些產(chǎn)品遠遠超過(guò)了常規模壓表面安裝鉭電容(SMD)的容積效率。不過(guò)設計師們還需要使ESR最小化，而這一要求刺激了多種候選方案。 Polymer鋁電容 Polymer鋁電容具有非常低的ESR，在10 m 或更小的范圍，它填充了高電容量多層陶瓷電容(MLCC)和鉭聚合物電容之間的應用空間。不過(guò)，盡管它們滿(mǎn)足了濾波應用中所需的ESR要求，但它們的容積效率通常要比鉭技術(shù)小很多。在組裝空間十分珍貴的應用中，這種技術(shù)必須讓位于其它技術(shù)如鉭式技術(shù)等。 固體鉭電容 固體鉭電容有標準和低ESR兩種類(lèi)型。兩種類(lèi)型均采用通常的引線(xiàn)框結構制作。固體鉭低ESR類(lèi)型所具有的ESR值100 KHz 時(shí)在100 m 范圍。由于ESR值取決于陽(yáng)極的外表面，因此較大的外形尺寸一般都擁有較低的ESR值。固體鉭電容方面大量的粉末研制工作產(chǎn)生了新的更低水平的ESR值。另外浪涌電壓方面也得到改進(jìn)使固體鉭技術(shù)功能更強大。 Polymer鉭電容 Polymer鉭電容運用了新式高導電性的聚合物。高導電性聚合物用于陰極而非二氧化錳。聚合物陰極在導電率上的改善帶來(lái)更低的阻抗和更低的ESR。低阻抗還帶來(lái)優(yōu)異的高頻濾波響應。Polymer鉭電容技術(shù)擁有最低的ESR，大大低于相近尺寸的常規固體鉭電容。事實(shí)上，引線(xiàn)框結構主要制約給定外形尺寸下可用電容量。 多陽(yáng)極鉭電容 現今，高容積和低ESR的雙重要求正在由一種3-D的封裝方式來(lái)解決，它是一種多陽(yáng)極鉭電容，該結構去除了常規的引線(xiàn)框。此結構在小型化SMD封裝下取得了高電容量，并可以與常規模壓鉭器件引腳兼容。重要的是，該技術(shù)取得了非常低而穩定的ESR。 多陽(yáng)極電容的主要電性能、機械參數包括： 高電容：一般＞1000 F ； 工作溫度范圍內非常低而穩定的ESR ； 低電感 ； 寬的額定電壓范圍：4V、6.3V及10V ； 低DCL ＜ 60 A ； 小尺寸、低厚度3D片式封裝 ； 無(wú)引線(xiàn)框 ； 標準引腳，與常規模壓鉭電容尺寸兼容 體去耦電容應用 當今大量的嵌入式控制器是采用一種單板計算機(SBC)建立的。主導性的工業(yè)標準是PC/104，它規定了3.8” x 3.6”的形狀系數。新的更小的專(zhuān)有規格也在涌現，特別是基于16位和32位處理器的SBC。此外，PC/104 SBC還必須做到多個(gè)PC/104板的stack-through(堆疊嵌入)連接，以充分利用4.0mm(0.16”)的最大安裝元件高度。 有相當數量的設計師還傾向于用一個(gè)微控制器或微處理器加選定外圍元件，做自己的定制嵌入式控制器方案。這些方案或許可以在PCB上直接實(shí)現，同普通SBC一樣也受到壓縮空間的限制。 所以，材料和封裝結構必須做到使一個(gè)電容適合裝入CPU和芯片組之間的十分小的空間，而不超出嚴格的高度限制。 功率要求通常由微處理器或微控器制造商根據電壓調節模塊(VRM)而制定。大多數系統根據一個(gè)能提供多個(gè)電壓值的同步降壓轉換器建立。通常，它們將提供1.5～1.8V、3.3V及5.0V的電壓，分別給處理器核心、處理器與芯片組I/O，以及通用板上各個(gè)基礎電單元。處理器核心電壓或VCORE，通常是選擇低ESR體電容時(shí)的一個(gè)主要難點(diǎn)。 對合適電容技術(shù)的評估 分析處理器制造商對有關(guān)核心電壓的推薦建議，例如為VCORE指定一個(gè)適合的濾波電容。要求1.5 V核心電壓的新式處理器，其例舉要求如下： 輸出電壓=1.5 V～1.8 V ； 輸出紋波電壓=輸出電壓的2% ； 輸出電流＞ 14 A ； 輸出濾波電容= 3900 F/4V, ESR＜ 3 m 調查該新封裝技術(shù)的效果，對前面描述的電容技術(shù)進(jìn)行了評估，以確定作為一種PC/104SBC用整體輸出濾波電容在板布局、元件高度、電氣性能方面的最佳技術(shù)。不過(guò)，由于現有鋁電解電容超出了4.0mm (0.16”)的最大高度，因此被排除在外。 通觀(guān)各電容技術(shù)以確定印刷電路板(PCB)上最小總引腳、具有最低的ESR，同時(shí)滿(mǎn)足高度限定的實(shí)現方案。下面整理了一個(gè)包含Vishay所有技術(shù)選項的綜合表。 雖然Polymer鉭電容具有很好的ESR，但總體電容值需求要求更多的單個(gè)貼裝電容。為取得必需的體電容量，需要18個(gè)255D 系列的330 F，占用板空間總量為558 mm2 (0.88 inch2)。這大大高于4個(gè)Vishay 597D多陽(yáng)極鉭電容構成的排列。 多陽(yáng)極技術(shù)以最小占用空間、擁有最好的ESR，被選擇用于此應用。4個(gè)多陽(yáng)極597D并聯(lián)安裝在板上，占用面積124mm2 (0.19 inch2)。這產(chǎn)生了與其它技術(shù)相比更好的容積效率。并聯(lián)電容布置的ESR ＜ 3 m ，滿(mǎn)足目標應用要求。 |
