|
NEC開(kāi)發(fā)出實(shí)現零待機功耗SoC所需的關(guān)鍵技術(shù)——“非易失性磁性觸發(fā)器(MFF)”。該技術(shù)可以大幅降低數字消費類(lèi)設備及便攜設備的待機功耗，如可使普通的藍光/DVD錄像機的待機功耗降至原來(lái)的幾十分之一。 MFF通過(guò)采用MRAM(磁性存儲器)技術(shù)實(shí)現了具有非易失性的邏輯電路。如果用MFF替代SoC內的邏輯電路，并用MRAM替代SoC內的 SRAM，那么就可以實(shí)現整個(gè)芯片的非易失化。而且，這不會(huì )影響芯片的性能，在制造工藝上也只需在芯片的布線(xiàn)層之間插入磁性物質(zhì)層。 由于采用了MRAM技術(shù)，所以可擦寫(xiě)次數沒(méi)有限制，并且也可以支持先進(jìn)工藝技術(shù)所需的1V以下的低電壓。這些特性都是其它非易失性觸發(fā)器技術(shù)所沒(méi)有的，所以，MRAM技術(shù)有很廣闊的應用前景。NEC的目標是在幾年內使用MFF技術(shù)試制出零待機功耗的SoC。 這種SoC將能夠非常精確地控制電源的開(kāi)/關(guān)。例如，當用戶(hù)按下電腦鍵盤(pán)時(shí)，電腦便可瞬間啟動(dòng)，操作完成之后再關(guān)斷電源。如果設備能以用戶(hù)感覺(jué)不到的非常高的速度執行這些操作，那么即使是人們在使用設備時(shí)，其功耗也可以大幅降低。 降低待機功耗 隨著(zhù)顯示屏尺寸及聯(lián)網(wǎng)時(shí)間的持續增加，數字消費類(lèi)設備的功耗也在持續增大。根據日本資源能源廳的統計，消費類(lèi)行業(yè)中能源消耗的增長(cháng)趨勢明顯，如何降低設備的功耗是當務(wù)之急。此外，對于便攜設備來(lái)說(shuō)，由于其電池使用時(shí)間關(guān)系著(zhù)產(chǎn)品的競爭力，所以降低功耗也刻不容緩。 在這種情況之下，各開(kāi)發(fā)機構紛紛開(kāi)始進(jìn)行相關(guān)研究，以期開(kāi)發(fā)出各種以低功耗為賣(mài)點(diǎn)的設備，如當檢測到房間內沒(méi)有人時(shí)就關(guān)斷電源的液晶電視、采用高效率無(wú)線(xiàn)功率放大器的低功耗便攜設備等。 從數字消費類(lèi)設備及便攜設備等的使用狀況來(lái)看，大多數時(shí)間內，它們均處于待機模式下。所以，要實(shí)現低功耗的設備，降低待機功耗是非常重要的。在待機模式下還在消耗功率的代表性器件就是設備的核心部件——SoC。 普通液晶電視具有兩種待機模式：快速啟動(dòng)模式及低功耗模式�？焖賳�(dòng)模式雖然能夠縮短電視的啟動(dòng)時(shí)間，但必須對SoC等器件進(jìn)行常時(shí)供電。在該模式下，那些最新的電視產(chǎn)品(40英寸)的功耗也要達到約15W。而低功耗模式會(huì )關(guān)斷包括SoC在內的電子元器件的電源，所以功耗能夠降到0.1W左右，但是，從電視再次啟動(dòng)到屏幕顯示畫(huà)面大概需要花費幾秒鐘的時(shí)間。對于無(wú)需顯示的藍光/DVD錄像機來(lái)說(shuō)，快速啟動(dòng)模式與低功耗模式下的功耗差主要是SoC的功耗，在普通產(chǎn)品里，差距約為6W。 NEC的技術(shù)不僅可以保持快速啟動(dòng)模式下的快速啟動(dòng)特性，還可以實(shí)現低功耗模式下的超低功耗。產(chǎn)品的待機功耗能夠降低至目前的幾十分之一，而處于低功耗模式下的設備也能實(shí)現快速啟動(dòng)。 今后，寬帶將普及到更多的家庭，也就愈發(fā)需要既方便又環(huán)保的設備。 關(guān)斷電源消除泄漏 隨著(zhù)制造工藝的持續發(fā)展，SoC中的泄漏電流也在不斷增加。例如，在采用65nm工藝制造的SoC中，由晶體管泄漏電流引起的功耗占到總功耗的一半。為了抑制泄漏電流，業(yè)界開(kāi)始采用被稱(chēng)為“電源門(mén)控”的方法，利用開(kāi)關(guān)切斷SoC內那些未處于工作狀態(tài)的電路塊的電源。這樣的概念也被應用于邏輯電路，即將必要的數據存儲在由低泄漏晶體管組成的保持觸發(fā)器中，然后再關(guān)斷電源。 但是，采用電源門(mén)控的方法后，就只能把SRAM內的數據轉移到閃存等存儲器中，否則SRAM內的數據就會(huì )丟失。此外，保持觸發(fā)器的泄漏電流雖然很小，但仍然存在，而且，為了保存數據，還需要另外獨立的電源，并且需要使用專(zhuān)用的EDA工具來(lái)設計芯片。 NEC開(kāi)發(fā)的技術(shù)則通過(guò)使邏輯電路與嵌入式存儲器都具有非易失性，從而使得數據在電源關(guān)斷后仍得以保存。普通SoC內的邏輯電路由同步電路組成，具體來(lái)說(shuō)，包括觸發(fā)器(寄存器)與組合邏輯(見(jiàn)圖1)。每個(gè)時(shí)鐘周期，組合邏輯的輸入及輸出數據都不同，它們均存儲在觸發(fā)器中。如果電路中采用的是非易失性觸發(fā)器，那么即使關(guān)斷電源，電路內的數據也能夠保存下來(lái)，當電源再次接通時(shí)，電路就可以從上次的狀態(tài)開(kāi)始繼續工作。 圖1 同步邏輯電路 實(shí)現非易失性觸發(fā)器的方法之一是采用FRAM(鐵電存儲器)。當電源關(guān)斷時(shí)，將必要的數據保存在鐵電電容里；當電源再次接通時(shí)，再讀出數據。通過(guò)關(guān)斷整個(gè)SoC或各個(gè)電路塊的電源，就可以將待機功耗降至零。 鐵電器件的可擦寫(xiě)次數比閃存多得多�，F在的開(kāi)發(fā)重點(diǎn)是在芯片正常工作時(shí)，將鐵電電容隔離在信號路徑之外，這意味著(zhù)非易失性觸發(fā)器可以像傳統的觸發(fā)器一樣工作，使工程師無(wú)需考慮鐵電器件的劣化問(wèn)題。 但是，如果將SoC內的嵌入式存儲器也替換為FRAM，那么可擦寫(xiě)次數就會(huì )成為問(wèn)題，必須進(jìn)行適當的控制。此外，目前商用的鐵電存儲器的電源電壓高達1.5V。有意見(jiàn)認為，從鐵電器件的工作原理上來(lái)看，它們很難在1V及更低的電壓下工作。 NEC的MFF技術(shù)采用MRAM，沒(méi)有可擦寫(xiě)次數的限制。嵌入式存儲器也可直接替換為MRAM。另外，由于MRAM采用電流驅動(dòng)方式，所以能夠在低電壓下工作。 MRAM沒(méi)有可擦寫(xiě)次數的限制 MRAM是采用磁性材料的存儲器，其基本單元是TMR(隧道磁阻)單元，主要由兩層磁性薄膜與一層絕緣膜組成，根據磁化方向的不同分別保存數據“0” 與“1”(見(jiàn)圖2)。讀出數據時(shí)利用了磁性材料的磁阻效應，即阻抗會(huì )隨磁化方向而改變的原理。也就是說(shuō)，可將TMR單元當作可變電阻器。 圖2 MRAM的基本結構 往MRAM寫(xiě)入數據時(shí)，利用的是電流所產(chǎn)生的感應磁場(chǎng)(見(jiàn)圖3)。目前，美國EverSpinTechnologies公司的MRAM是使電流通過(guò)存儲單元陣列內垂直相交的兩條布線(xiàn)來(lái)寫(xiě)入數據。兩個(gè)電流感應生成的合成磁場(chǎng)只會(huì )加載到相應的選擇單元上，從而使得TMR單元發(fā)生磁化反轉。磁化反轉的原理也表示MRAM具有無(wú)限的可擦寫(xiě)次數。 圖3 傳統MRAM的寫(xiě)入方式 例如，閃存在執行寫(xiě)入操作時(shí)，會(huì )在柵極上加載高壓，將硅襯底上形成的電子通過(guò)隧道絕緣膜保存到浮柵上。反復的擦寫(xiě)操作會(huì )損傷隧道絕緣膜，因此，閃存的可擦寫(xiě)次數只有約10萬(wàn)次。10萬(wàn)次左右的可擦寫(xiě)次數在存儲卡等應用上沒(méi)有什么問(wèn)題，但如果要用于電子設備，那就需要盡量減小擦寫(xiě)頻率。 FRAM的原理則是，當在鐵電晶體上施加電壓時(shí)，晶體內氧原子的位置會(huì )發(fā)生變化而出現極化現象。雖然施加的電壓較低，但由于是比電子大很多的原子發(fā)生移動(dòng)，所以晶體內部會(huì )產(chǎn)生較大變形。FRAM的可擦寫(xiě)次數最大可達1010~1012次，雖然遠大于閃存，但在應用中仍然需要對擦寫(xiě)次數加以控制。 MRAM寫(xiě)入時(shí)利用的磁化變化只會(huì )改變電子的狀態(tài)(自旋)，即使在施加高壓的情況下也不會(huì )改變原子的位置。因此，磁性材料的負載非常小，沒(méi)有可擦寫(xiě)次數的限制。在目前的半導體存儲器中，只有MRAM具有上述特性。 兼顧高速與高穩定性 NEC認為，無(wú)擦寫(xiě)次數限制的MRAM可以用作SoC的嵌入式存儲器，所以，公司從2006年就開(kāi)始針對此項應用著(zhù)手開(kāi)發(fā)高速MRAM。NEC提出的方案是采用由2個(gè)晶體管與1個(gè)TMR單元構成的2T1TMR結構的存儲單元。該存儲單元采用1個(gè)阻抗可變的TMR單元取代了構成傳統SRAM存儲單元的6 個(gè)晶體管中的4個(gè)晶體管(見(jiàn)圖4)。 圖4 可高速寫(xiě)入的2T1TMR存儲單元 2T1TMR單元的特征是每個(gè)存儲單元的寫(xiě)入線(xiàn)是獨立的，寫(xiě)入線(xiàn)的作用是用于產(chǎn)生寫(xiě)入磁場(chǎng)。傳統的1T1TMR結構的存儲單元是通過(guò)所有存儲單元共有的位線(xiàn)來(lái)產(chǎn)生寫(xiě)入磁場(chǎng)，那種情況下會(huì )出現半選擇單元，即只受位線(xiàn)產(chǎn)生的磁場(chǎng)影響，而不受字線(xiàn)產(chǎn)生的磁場(chǎng)影響的單元。當存在半選擇單元時(shí)，為了防止誤寫(xiě)入，就需要非常精確地控制寫(xiě)入電流，因此很難提高工作速度。而2T1TMR存儲單元內不存在半選擇單元，所以可以在幾百MHz的高頻下工作。 此外，由于寫(xiě)操作與讀操作的電流路徑完全獨立，因此不會(huì )引起誤操作，例如因為讀操作而導致誤寫(xiě)入。具體來(lái)說(shuō)，寫(xiě)操作與SRAM一樣，通過(guò)互補的一對位作是將讀出位線(xiàn)(RBL)上流過(guò)的電流與參考電流進(jìn)行比較，以判斷是“0”還是“1”(是高阻抗還是低阻抗)。而且，位線(xiàn)與字線(xiàn)在未選擇時(shí)都處于接地狀態(tài)，因此存儲單元內不會(huì )像SRAM那樣有泄漏電流。 此次開(kāi)發(fā)的MFF也應用了2T1TMR存儲單元技術(shù)，不僅能夠提供高速度，而且誤操作少，穩定性好，在可擦寫(xiě)次數上也沒(méi)有限制。制造工藝也與以往的 CMOS工藝基本相同，由于TMR單元的膜較薄，因此可以插入到芯片的布線(xiàn)層之間(見(jiàn)圖4)。而且，由于形成TMR單元時(shí)的溫度不高，所以不會(huì )影響晶體管的特性。 2T1TMR存儲單元的優(yōu)點(diǎn)是誤操作少、設計自由度高，利用它能夠開(kāi)發(fā)出各種存儲器單元(見(jiàn)圖5)。例如，NEC正在開(kāi)發(fā)的由5個(gè)晶體管和2個(gè)TMR 單元組成的5T2TMR單元，可以進(jìn)一步提高速度，工作頻率可高達500MHz。 圖5 采用MRAM存儲單元實(shí)現完全非易失的SoC |
