|
新的技術(shù)為FPGA帶來(lái)全新密度、帶寬和節能優(yōu)勢。相對于單片器件，單位功耗的芯片間帶寬提升了 100 倍，容量提升 2-3 倍 日前，全球可編程平臺領(lǐng)導廠(chǎng)商賽靈思公司 （Xilinx）宣布推出業(yè)界首項堆疊硅片互聯(lián)技術(shù)，即通過(guò)在單個(gè)封裝中集成多個(gè) FPGA 芯片，實(shí)現突破性的容量、帶寬和功耗優(yōu)勢，以滿(mǎn)足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場(chǎng)應用。通過(guò)采用3D封裝技術(shù)和硅通孔 (TSV) 技術(shù)，賽靈思28nm 7系列FPGA目標設計平臺所能滿(mǎn)足的的資源需求，是最大單芯片 FPGA 所能達到的兩倍。這種創(chuàng )新的平臺方法不僅使賽靈思突破了摩爾定律的界限，而且也為電子產(chǎn)品制造商系統的大規模集成提供了無(wú)與倫比的功耗、帶寬和密度優(yōu)化。 ISE 13.1 設計套件目前已向客戶(hù)推出試用版，利用其提供的軟件支持，28nm Virtex-7 LX2000T 產(chǎn)品將成為全球首個(gè)多芯片 FPGA，其邏輯容量是目前賽靈思帶串行收發(fā)器的最大型40nm FPGA的3.5倍以上，同時(shí)也是最大競爭型的帶串行收發(fā)器 28nm FPGA 的2.8倍以上。該產(chǎn)品采用了業(yè)界領(lǐng)先的微凸塊 (micro-bump) 組裝技術(shù)、賽靈思公司專(zhuān)利FPGA創(chuàng )新架構，以及TSMC的硅通孔 (TSV) 技術(shù)以及賽靈思的專(zhuān)利 FPGA 創(chuàng )新架構。在同一應用中，相對于采用多個(gè)具有不同封裝的 FPGA 而言，28nm Virtex-7 LX2000T 大大降低了功耗、系統成本及電路板的復雜性。 TSMC研究及發(fā)展資深副總經(jīng)理蔣尚義博士說(shuō)：“與傳統的單芯片FPGA相比，采用多芯片封裝的FPGA提供了一個(gè)創(chuàng )新的方法，不僅實(shí)現了大規模的可編程性、高度的可靠性，還提高了熱梯度和應力容限特性。通過(guò)采用TSV技術(shù)以及硅中介層實(shí)現硅芯片堆疊方法，賽靈思預期基于良好的設計測試流程，可大大降低風(fēng)險，順利走向量產(chǎn)。 通過(guò)該流程，公司將滿(mǎn)足設計執行、制造驗證以及可靠性評估等行業(yè)標準�！� 在賽靈思堆疊硅片互聯(lián)結構中，數據在一系列相鄰的FPGA 芯片上通過(guò)10,000 多個(gè)過(guò)孔走線(xiàn)。相對于必須使用標準I/O連接在電路板上集成兩個(gè) FPGA 而言，堆疊硅片互聯(lián)技術(shù)將單位功耗芯片間連接帶寬提升了 100 倍，時(shí)延減至五分之一，而且不會(huì )占用任何高速串行或并行I/O資源。通過(guò)芯片彼此相鄰，并連接至球形柵格陣列，賽靈思避免了采用單純的垂直硅片堆疊方法出現的熱通量和設計工具流問(wèn)題。賽靈思基礎 FPGA 器件采用 28nm HPL（高性能低功耗）工藝技術(shù)，為 FPGA 芯片集成提供了功耗預算理想的封裝方法。 賽靈思的堆疊硅片互聯(lián)技術(shù)服務(wù)于處于新一代電子系統核心地位的要求最高的 FPGA應用。該技術(shù)具有超高帶寬、低時(shí)延和低功耗互聯(lián)等優(yōu)異特性，使客戶(hù)不僅能夠通過(guò)與單片FPGA 器件采用的同一方法來(lái)實(shí)現應用；利用軟件內置的自動(dòng)分區功能實(shí)現按鈕式的簡(jiǎn)便易用性；而且還能支持層次化或團隊化設計方法，實(shí)現最高性能和最高生產(chǎn)力。 賽靈思同業(yè)界領(lǐng)先的代工廠(chǎng)包括TSMC等在內的外包組裝與測試合作伙伴建立了強大可靠的供應鏈，為芯片工藝提供強大支持。目前已向客戶(hù)推出試用版的ISE 13.1 設計套件提供配套的軟件支持。預計首批產(chǎn)品將于 2011 年下半年開(kāi)始供貨。如欲了解包括白皮書(shū)在內的更多技術(shù)資料，歡迎訪(fǎng)問(wèn)以下網(wǎng)址：http://www.xilinx.com/cn/technology/roadmap/index.htm。 
賽靈思堆疊硅片互聯(lián)技術(shù)常見(jiàn)問(wèn)題解答.pdf
(125.47 KB)
|
