|
CPU廠(chǎng)商曾一直引領(lǐng)最新半導體技術(shù)的開(kāi)發(fā)�，F在似乎不一樣了。 近日，賽靈思（Xilinx）公司推出了業(yè)界容量最大的FPGA，它含有68 億個(gè)晶體管，200 萬(wàn)個(gè)邏輯單元（相當于 2,000 萬(wàn)個(gè) ASIC 門(mén)）。在一個(gè)視頻演示中，賽靈思公司在他們最新Virtex-7 2000T 器件中模擬了3600個(gè)處理器，每個(gè)處理器的工作頻率為100MHz，總運算能力達到18萬(wàn)MIPS。賽靈思公司產(chǎn)品市場(chǎng)營(yíng)銷(xiāo)總監Brent Przybus說(shuō)，除了世界上少數的幾個(gè)超級計算機，沒(méi)有任何芯片能達到如此高的運算能力，而且功耗不到20W。 
圖1：Virtex-7 2000T的性能相當于2到4個(gè)最大容量的單片FPGA，但功耗卻大幅降低 為何2000T能達到如此高的性能呢？它其實(shí)不是一個(gè)普通的FPGA。單個(gè)的FPGA目前能達到的容量不到100萬(wàn)邏輯單元。由于良率下降的原因，制造更大的FPGA晶片在經(jīng)濟上并不合算。賽靈思的方法是，把4個(gè)FPGA并起來(lái)使用。但簡(jiǎn)單地在一個(gè)封裝內容納4個(gè)FPGA的做法并沒(méi)有多大幫助：FPGA之間的互聯(lián)會(huì )嚴重影響系統性能并加重功耗，據說(shuō)這種做法比使用4個(gè)FPGA器件好不到哪兒去。賽靈思采用的是一種更先進(jìn)的技術(shù)，稱(chēng)作“堆疊硅片互聯(lián)” (SSI)，或2.5D IC技術(shù)，這樣便可以在下一代線(xiàn)寬工藝出現之前實(shí)現器件的性能突破。
圖2：Virtex-7 2000T包含4個(gè)FPGA晶片曾和一個(gè)無(wú)源中間層 賽靈思的SSI技術(shù)簡(jiǎn)單來(lái)說(shuō)就是把4個(gè)28nm工藝的FPGA平行放置在另一層硅片上。這個(gè)稱(chēng)作中間層的硅片是65nm工藝的無(wú)源（或被動(dòng)）器件IC，它起到FPGA晶片的互聯(lián)作用，時(shí)延低且功耗小。賽靈思公司全球高級副總裁、亞太區執行總裁湯立人先生說(shuō)，目前業(yè)界通行的說(shuō)法是，有源（或主動(dòng)）IC層的堆疊稱(chēng)作3D技術(shù)，有源層與無(wú)源層的堆疊稱(chēng)作2.5D技術(shù)，所以賽靈思所采用的技術(shù)是2.5D。就目前的工藝來(lái)說(shuō)，3D IC技術(shù)尚未成熟，主要的障礙在于有源層之間的應力和散熱問(wèn)題。
圖3：無(wú)源中間層起到互聯(lián)作用，時(shí)延低、功耗小 湯立人先生說(shuō)，堆疊硅片的目的不是為了增加晶體管密度或減小芯片尺寸，而是為了提高芯片性能。目前賽靈思SSI技術(shù)是將4個(gè)同樣的FPGA并行放置，這個(gè)稱(chēng)作同構2.5D，下一步的計劃是將2.8Gbps的收發(fā)器做進(jìn)來(lái)，稱(chēng)作異構2.5D技術(shù)，如下圖所示。
圖4：賽靈思下一步的計劃是異構2.5D技術(shù) Virtex-7 2000T的用途專(zhuān)門(mén)針對系統集成、ASIC 替代以及 ASIC 原型和模擬仿真。大容量FPGA在初期成本、開(kāi)發(fā)時(shí)間、可擴展性等方面具有無(wú)可比擬的優(yōu)勢。據說(shuō)這款產(chǎn)品在賽靈思客戶(hù)中的反響十分強烈，超出了該公司的預期。 |
