Cadence發(fā)布業(yè)界首款已通過(guò)產(chǎn)品流片驗證的Xcelium并行仿真平臺

發(fā)布時(shí)間:2017-3-1 17:21    發(fā)布者:eechina
關(guān)鍵詞: Xcelium , 流片驗證 , 仿真平臺
楷登電子(美國 Cadence 公司)發(fā)布業(yè)界首款已通過(guò)產(chǎn)品流片的第三代并行仿真平臺Xcelium ;诙嗪瞬⑿羞\算技術(shù),Xcelium 可以顯著(zhù)縮短片上系統(SoC)面市時(shí)間。較Cadence上一代仿真平臺,Xcelium 單核版本性能平均可提高2倍,多核版本性能平均可提高5倍以上。Cadence Xcelium仿真平臺已經(jīng)在移動(dòng)、圖像、服務(wù)器、消費電子、物聯(lián)網(wǎng)(IoT)和汽車(chē)等多個(gè)領(lǐng)域的早期用戶(hù)中得到了成功應用,并通過(guò)產(chǎn)品流片驗證。如需了解更多內容,請參考www.cadence.com/go/xcelium。

“不論是ARM還是我們的合作伙伴,交付產(chǎn)品以達到客戶(hù)預期的能力,不可避免的需要快速和嚴格的驗證環(huán)節,”ARM公司技術(shù)服務(wù)產(chǎn)品部總經(jīng)理Hobson Bullman說(shuō),“Xcelium并行仿真平臺對于基于A(yíng)RM的SoC設計,在門(mén)級仿真獲得4倍的性能提升,在RTL仿真獲得5倍的性能提升;谶@些結果,我們期待Xcelium可以幫助我們更快和更可靠的交付最復雜SOC,”

“針對智能汽車(chē)和工業(yè)物聯(lián)網(wǎng)應用中復雜的28nm FD-SOI SoC和ASIC設計,快速和可擴展的仿真是滿(mǎn)足嚴苛開(kāi)發(fā)周期的關(guān)鍵!” 意法半導體公司CPU團隊經(jīng)理Francois Oswald說(shuō)到,“我們使用Cadence Xcelium并行仿真平臺,在串行模式DFT仿真中得到8倍的速度提升,所以數字和混合信號SoC驗證團隊選擇Xcelium作為標準的仿真解決方案!

Xcelium仿真平臺具備以下優(yōu)勢,可以大幅加速系統開(kāi)發(fā):

•    多核仿真,優(yōu)化運行時(shí)間,加快項目進(jìn)度:第三代Xcelium仿真平臺源于收購Rocketick公司帶來(lái)的技術(shù),是業(yè)內唯一正式發(fā)布的基于產(chǎn)品流片的并行仿真平臺。利用Xcelium可顯著(zhù)縮短執行時(shí)間,在寄存器傳輸級(RTL)仿真可平均提速3倍,門(mén)級仿真可提高5倍,DFT仿真可提高 10倍,節約項目時(shí)間達數周至數月。

•    應用廣泛:Xcelium仿真平臺支持多種最新設計風(fēng)格和IEEE標準,使工程師無(wú)需重新編碼即可提升性能。

•    使用方便:Xcelium仿真平臺的編譯流程將設計與驗證測試環(huán)境代碼分配至最優(yōu)引擎,并自動(dòng)選取最優(yōu)CPU內核數目,提高執行速度。

•    采用多項專(zhuān)利技術(shù)提高生產(chǎn)力(申請中):優(yōu)化整個(gè)SoC驗證時(shí)間的新技術(shù)包括:為達到快速驗證收斂的SystemVerilog Testbench覆蓋率和多核并行編譯。

“在設計開(kāi)發(fā)高質(zhì)量新產(chǎn)品時(shí),驗證通常是最耗費成本和時(shí)間的環(huán)節,”Cadence公司高級副總裁兼數字簽核事業(yè)部和系統驗證事業(yè)部總經(jīng)理Anirudh Devgan博士表示!癤celium仿真平臺、JasperGold Apps、Palladium Z1企業(yè)級仿真平臺和Protium S1 FPGA原型驗證平臺共同構成了市場(chǎng)上最強大的驗證產(chǎn)品套件,幫助工程師加快設計創(chuàng )新的步伐!

全新Xcelium仿真平臺是Cadence驗證套件家族的新成員,繼承Cadence的創(chuàng )新傳統,并全面符合Cadence系統設計實(shí)現(SDE)戰略,該戰略的宗旨是幫助系統和半導體設計公司有效的開(kāi)發(fā)更完整、更具競爭力的終端產(chǎn)品。該驗證套件(Cadence Verification Suite)包含最先進(jìn)的核心引擎技術(shù),采用多種驗證架構技術(shù)及解決方案,幫助客戶(hù)優(yōu)化設計質(zhì)量,提高生產(chǎn)力,滿(mǎn)足不同應用和垂直領(lǐng)域的驗證需求。

Cadence同時(shí)發(fā)布Protium S1 FPGA原型驗證平臺——Cadence驗證產(chǎn)品家族的新成員,原型驗證時(shí)間縮短最高達50%。如需了解有關(guān)Protium平臺的更多內容,請參訪(fǎng)www.cadence.com/go/protium_S1。

本文地址:http://selenalain.com/thread-355338-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页