|
在比較已有FFT實(shí)現方法的基礎上，提出一種基于FPGA的通用FFT處理器的設計方案。這種FFT實(shí)現結構根據不同的輸入數據長(cháng)度動(dòng)態(tài)配置成相應的處理器，可以支持多種基數為2、3、5的FFT計算，硬件資源得到了優(yōu)化，處理速度及數據精度滿(mǎn)足LTE系統中SC-FDMA基帶信號的生成要求。 LTE所選擇的上行傳輸方案是一個(gè)新變量：SC-FDMA(單載波-頻分多址)相比于傳統OFDMA其優(yōu)點(diǎn)是既有單載波的低峰均功率比(PAPR)，又有多載波的可靠性。在上行鏈路這點(diǎn)特別重要，較低的PAPR可在傳輸功效方面極大提高移動(dòng)終端的性能，因此可延長(cháng)電池使用壽命。代表LTE物理上行共享信道(PUSCH)的基帶信號產(chǎn)生過(guò)程如圖1所示。 圖1中的轉換預編碼是由一種對稱(chēng)形式DFT完成，其種類(lèi)及變換長(cháng)度L=2k1×3k2×5k3(L≤1 200)見(jiàn)表1。 轉換預編碼是根據不同的輸入長(cháng)度L動(dòng)態(tài)地執行表1中的一種DFT。其主要特點(diǎn)是包含的DFT種類(lèi)多、規模龐大，這給硬件設計帶來(lái)挑戰。以前的文獻大都以基2或單個(gè)混合基FFT為重點(diǎn)進(jìn)行闡述，而以多種混合基FFT為核心的文章還很難發(fā)現。本文提出一種基于FPGA的轉換預編碼解決方案。 1 算法選擇 Cooley-Tukey算法和Good-Thomas算法是當前流行的FFT算法，文獻中已對其原理進(jìn)行過(guò)深入討論，這里不再贅述。 (1)Cooley-Tukey算法具有良好的模塊性，并且可以實(shí)現原位計算，對輸入數據以及旋轉因子的抽取具有規律性。文獻提出的一種基3 FFT算法是Cooley-Tukey算法應用在基3 FFT中的另一種表述。這一算法區別于其他FFT算法的一個(gè)重要事實(shí)就是因子可以任意選取，通用性強，且所有的運算單元均相同，易于實(shí)現。 (2)Good-Thomas算法只適合因子互質(zhì)的情況，由于避免了中間級乘旋轉因子的運算，因此比Cooley-Tukey算法的運算次數少得多。FFT點(diǎn)數越大，越能體現其在節省資源方面的優(yōu)點(diǎn)。 文獻提出一種基于Cooley-Tukey算法的傳輸預編碼解決方案。此方案的優(yōu)點(diǎn)是操作簡(jiǎn)單、模塊規則、利于編程實(shí)現；缺點(diǎn)是需要做的級間旋轉因子乘法較多(最多達幾百)，乘法器和存儲器等硬件資源開(kāi)銷(xiāo)較大，同時(shí)將大大增加系數初始化的工作量。對幾種不同長(cháng)度FFT運算量進(jìn)行比較見(jiàn)表2。 表2中的混合算法指Good-Thomas算法與Cooley-Tukey算法相結合�？梢钥闯�，Good-Thomas算法與Cooley-Tukey算法相結合與文獻相比，減少了級間旋轉因子乘法數，可以有效降低運算量，這些運算量的降低對整個(gè)系統的實(shí)現起著(zhù)至關(guān)重要的作用，而其付出的代價(jià)只是復雜度的略微提升。 綜上所述，在實(shí)現混合FFT時(shí)，選擇Good-Thomas算法與Cooley-Tukey算法相結合，且優(yōu)先選擇Good-Thomas算法，其次為Cooley-Tukey算法，系統設計將從Good-Thomas算法出發(fā)。 2 總體結構設計 從表1中看出，LTE上行轉換預編碼要進(jìn)行的FFT變換種類(lèi)多，但每一種變換的架構是相似的，都是由基2及非基2點(diǎn)FFT的公共模塊組成�；�2有點(diǎn)數為4，8，16，32，64，128，256的模塊，非基2的有點(diǎn)數為3，9，15，27，45，75，81，135，225和243的模塊，只要抽出這些公共模塊并精心設計，再合理地調用，就會(huì )順利完成這個(gè)看似繁瑣的工作。 圖2所示總體結構框圖中，模塊A和C分別為數據輸入和輸出模塊；模塊B為數據處理模塊，其主要思想是動(dòng)態(tài)配置和公共模塊的復用，內部FFT模塊事先單獨生成，MUX1，MUX2是選擇器，在不同輸入點(diǎn)數的情況下動(dòng)態(tài)配置不同的內部FFT模塊來(lái)組合成外層FFT，這樣內部FFT模塊就可以達到復用的目的，可以大大減少總體資源耗用，而處理速度也與單獨執行各FFT相當。 3 硬件實(shí)現 在實(shí)際應用中，一般由FPGA完成需要快速和較為固定的運算，由DSP完成靈活多變和運算量較大的任務(wù)。Xilinx Virtex-5 SXT平臺針對具有低功耗串行連接功能的DSP和存儲器密集型應用進(jìn)行了優(yōu)化，具有硬件結構可重構的特點(diǎn)，適合算法結構固定、運算量大的前端數字信號處理，可以大量卸載這些功能，釋放DSP帶寬以處理其他功能，所有這一切都使得FPGA在數字信號處理領(lǐng)域顯示出自己特有的優(yōu)勢。 3.1 地址映射 以1 080點(diǎn)FFT在圖2所示系統中的實(shí)現過(guò)程分析系統工作原理。因為1 080=8×135，且8和135互質(zhì)，故外層采用Good-Thomas算法。 輸入地址映射： FPGA內嵌Block RAM的使用可以大大節省FPGA的可配置邏輯功能塊（CLB）資源。Good-Thomas算法需要對輸入輸出數據進(jìn)行排序，輸入輸出端處理方法相同，這里只介紹輸入端處理。在輸入端，鑒于Block RAM的特征，設置一個(gè)ROM和RAM，如圖2模塊A所示。對于不同長(cháng)度的FFT，ROM不同，但RAM可以共用。在ROM里預先存放輸入數據在RAM1中的位置序號，此位置序號由（1）式得到，在時(shí)鐘沿到來(lái)時(shí)，先順序讀出存儲在ROM中的位置序號，將此數作為RAM1的地址輸入，就能將輸入數據存放到RAM1中的不同位置。這樣在輸入數據的同時(shí)完成了數據的排序，一舉兩得。1 080點(diǎn)FFT的輸入和輸出端地址索引如圖2所示，其邏輯時(shí)序圖見(jiàn)圖3。圖3中，RAM_in由測試數據xn_i和xn_r進(jìn)行位拼接后輸入。 3.2 內部FFT處理單元 當進(jìn)行圖2模塊B中的操作時(shí)，內部FFT模塊先單獨生成。Xilinx提供的FFT IP核適用于基2點(diǎn)的FFT變換，其所采用的算法為Cooley-Tukey算法，變換長(cháng)度為N=pow2(m)，m=3"16，數據采樣精度和旋轉因子精度都為8"24，故模塊B的8、16、32、64、128及256點(diǎn)FFT都可用IP核生成。選擇“Pipelined,streaming I/O”生成基2點(diǎn)FFT模塊，可以減少整體處理時(shí)間。15、45、75、135、225點(diǎn)FFT模塊的外層算法是Good-Thomas算法，其余采用Cooley-Tukey算法實(shí)現。 具體到1 080點(diǎn)FFT，將RAM1中的數據順序讀出，由MUX1選擇進(jìn)行8點(diǎn)FFT變換，完成第一級操作后，所得中間結果順序存儲在RAM2中；然后再將RAM2中的中間結果取出，由MUX2選擇進(jìn)行135點(diǎn)FFT變換，共操作8次，完成第二級操作，所得結果按模塊C中ROM指示的順序存儲在RAM1中；最后順序輸出RAM1中的內容就是1 080點(diǎn)FFT的結果。 3.3 乘法器設計 量化效應在數字信號處理技術(shù)實(shí)現時(shí)是很重要的問(wèn)題，主要包括運算量化效應、系數量化效應等，前者的影響大于后者。運算中還可能出現溢出，造成更大的誤差。上述問(wèn)題對乘法器的設計提出了要求，由上文知，基2 FFT由IP核生成，故此處的乘法器設計只針對非基2 FFT有效。 Xilinx的XC5VSX95T內部共有640個(gè)DSP48E，每個(gè)DSP48E包含一個(gè)25×18 乘法器。在調用乘法器IP時(shí)，將乘數設為寬度為25和18的signed型（旋轉因子位寬為18），輸出截取結果的[41：17]共25 bit，乘法器輸入輸出寬度相等，在結果輸出的同時(shí)對結果進(jìn)行縮放，這樣利于程序模塊化，但前提是要保證數據不溢出。由于輸入采樣數據寬度只有16 bit，而轉換預編碼輸入數據最大長(cháng)度只有1 200點(diǎn)，再考慮旋轉因子系數小于1，可以斷定25 bit位寬可使乘法器結果不溢出，且運算精度也可滿(mǎn)足要求。 4 性能分析 程序利用Verilog HDL硬件描述語(yǔ)言編寫(xiě)，在Xilinx公司的高性能設計開(kāi)發(fā)工具ISE10.1i中編譯成功。當FPGA芯片選為XC5VSX95T時(shí)，在Synplify Pro 9.6.1中進(jìn)行邏輯優(yōu)化與綜合后顯示其最大時(shí)鐘頻率為105.6 MHz，FFs耗用29 150/58 880，LUTs耗用37 625/58 880，乘法器耗用414/640，Block Ram耗用176/488，各項指標都合符要求。布局布線(xiàn)成功后，在Matlab中產(chǎn)生一實(shí)正弦測試信號，經(jīng)采樣量化成1 200點(diǎn)數據后輸入Modelsim SE 6.1d對程序進(jìn)行后仿真，然后輸出結果回送至Matlab，得到仿真圖如圖4。 由圖4可以看出FFT處理器處理后的結果和Matlab計算的理論結果基本一致，都在頻率為15 Hz和335 Hz處取得最大FFT絕對值，兩者之間的誤差正是數字信號處理量化效應的體現。從整體看，這些誤差是數據在經(jīng)過(guò)采樣量化和截斷處理后不可避免的且是可以容忍的，因此可以判斷測試結果符合精度指標。 本文討論了應用在LTE上行轉換預編碼中的多種FFT的軟硬件實(shí)現。與各種FFT單獨處理或只采用Cooley-Tukey算法的方法相比，本設計巧妙地將Good-Thomas算法與Cooley-Tukey算法結合起來(lái)，在硬件資源和成本消耗上都有很大的節省，速度上也能滿(mǎn)足要求，而且這種結構很容易進(jìn)行功能擴展，只需要調整內部FFT單元的種類(lèi)和數目即可。這種大規�；旌匣鵉FT的實(shí)現方法對其他場(chǎng)合的大規模FFT有一定的普適性。 |
