|
在某些工業(yè)自動(dòng)控制領(lǐng)域、某些裝備應用上，經(jīng)常會(huì )遇到各種需要測量長(cháng)度的場(chǎng)合，目前通常采用的是光電編碼器。光電編碼器根據其刻度方法及信號輸出形式，可分為增量式、絕對式、混合式三種。它是一種集光、機、電為一體的傳感器，具有精度高、響應快、性能穩定可靠等顯著(zhù)的優(yōu)點(diǎn)，能夠精確地檢測角度、轉速、位移等參數。它可以將位移等物理量轉變?yōu)閿底置}沖信號，通過(guò)計算脈沖的個(gè)數，實(shí)現精確的位移測量。然而由于工作環(huán)境等因素影響，增量型光電編碼器輸出信號中含有較多的抖動(dòng)誤碼脈沖，將會(huì )引起誤計數。本文分析誤碼脈沖產(chǎn)生的原因，設計一種有效的濾波電路。 1 增量型編碼器的工作原理 增量型編碼器是一種通過(guò)光電轉換將輸出軸上的機械幾何位移量轉換成脈沖或數字量的傳感器，它由光柵盤(pán)和光電檢測裝置組成。光柵盤(pán)是在一定直徑的圓板上等分地開(kāi)通若干個(gè)長(cháng)方形孔，見(jiàn)圖1。由于光電碼盤(pán)與電動(dòng)機同軸，電動(dòng)機旋轉時(shí)，光柵盤(pán)與電動(dòng)機同速旋轉，經(jīng)發(fā)光二極管等電子元件組成的檢測裝置檢測輸出若干脈沖信號，編碼盤(pán)上涂有兩道相差90°黑自相同的柵欄，分別稱(chēng)之為A道和B道。其輸出脈沖也是相差90°。當編碼器正向旋轉時(shí)，A相比B相超前90°，當編碼器反向旋轉時(shí)，A相比B相滯后90°。正常情況下編碼器的輸出波形如圖1所示。 2 誤碼脈沖產(chǎn)生的原因及其濾除方法 2．1 誤碼脈沖產(chǎn)生的原因 為了說(shuō)明誤碼脈沖的存在性，將編碼器碼盤(pán)局部放大。圖1中點(diǎn)0是編碼器旋轉軸的中心，圓角矩形代表碼盤(pán)上A列和B列透光狹縫。假定編碼器一相信號處于某種狀態(tài)，而另一相信號處于高低電平跳變的交界狀態(tài)，則編碼器的誤碼脈沖如圖2(a)，圖2(b)所示。由于電機的旋轉或機械設備的振動(dòng)，會(huì )使編碼器輸出脈沖抖動(dòng)，從而引起誤計數。它一方面表現為在透光窗口附近的抖動(dòng)，引起的干擾脈沖，如圖2(a)給出了A相脈沖信號在上升沿和下降沿發(fā)生抖動(dòng)輸出的時(shí)序波形，圖2(b)給出了B相脈沖信號在上升沿和下降沿發(fā)生抖動(dòng)輸出的時(shí)序波形；另一方面表現為在編碼器的某點(diǎn)附近前后振動(dòng)，引起干擾脈沖。如圖2(c)，圖2(d)給出了信號在編碼器b點(diǎn)前后抖動(dòng)的時(shí)序波形。編碼器從a點(diǎn)正轉到b點(diǎn)，然后編碼器反轉到a點(diǎn)，又正轉到b點(diǎn)，兩個(gè)b點(diǎn)之間的脈沖數為干擾脈沖。 2．2 誤碼脈沖的濾除 2．2．1 濾除編碼器抖動(dòng)的原理 采用二倍頻技術(shù)濾除抖動(dòng)脈沖。所謂二倍頻技術(shù)即對A相或者B相每個(gè)脈沖的上升沿和下降沿分別計數。光電編碼器經(jīng)過(guò)二倍頻后正常輸出波形如圖3所示，A相脈沖O→1跳變時(shí)，B為O，則編碼器正轉；B為1，則編碼器反轉。A相脈沖1→O跳變時(shí)，B為1，則編碼器正轉；B為0，則編碼器反轉。編碼器正常輸出波形時(shí)，A、B兩相交替跳變，如果A相發(fā)生跳變后，B相沒(méi)有發(fā)生跳變A相又發(fā)生跳變，此時(shí)認為是干擾脈沖，反之同樣視為干擾脈沖。 分析圖4，對A相的跳變沿進(jìn)行二倍頻計數，B相的高低電平用來(lái)判斷編碼器的正反轉。B相邊沿的抖動(dòng)脈沖對二倍頻計數沒(méi)有影響，如圖4(b)所示。分析圖4(a)，A相邊緣的抖動(dòng)認為是干擾脈沖被濾除掉。圖4(c)，圖4(d)中的a，b標記的位置是編碼器物理地址，如圖4(d)標記的a，b表示編碼器在此處反復振動(dòng)。圖4(c)、圖4(d)(1)、(2)標記處跳變沿視為抖動(dòng)脈沖，應濾除，A相的正轉脈沖數據數和反轉脈沖數據數相減后就是A相實(shí)際二倍頻后的脈沖數據。 2．2．2 FPGA濾除編碼器抖動(dòng)及仿真結果 根據以上分析，本文采用FPGA濾除增量型光電編碼器輸出抖動(dòng)脈沖。編譯環(huán)境采用QuartusⅡ8．O。在FPGA中使用圖形和語(yǔ)言結合的方法設計邏輯模塊。內部的邏輯子模塊采用Verilog語(yǔ)言來(lái)實(shí)現。頂層模塊的結構圖如圖5所示。A和B輸入引腳連接增量型編碼器A相和B相信號。Acount為16位的數據寄存器，輸出當前編碼器的位置。頂層設計中包含兩個(gè)模塊，一個(gè)是根據編碼器的B相跳變沿記錄來(lái)濾除編碼器A相抖動(dòng)脈沖的BlockA模塊，該模塊根據濾除后的A相脈沖數據個(gè)數并記錄脈沖數據。Verilog的主要程序如下： 另一個(gè)模塊BlockB主要完成的功能是濾除編碼器B相的抖動(dòng)脈沖。根據分析濾除編碼器抖動(dòng)的原理，ENA引腳為BlockA模塊的輸出引腳，當A相輸入引腳有跳變時(shí)ENA為1，A相引腳有連續的跳變或者接下來(lái)B相有跳變時(shí)ENA為0。ENB為編碼器B相跳變使能引腳，當ENA為1時(shí)如果B相有跳變ENB為1，當ENA為1時(shí)如果B相有連續跳變ENB為0。主要程序如下： 以圖4(a)的編碼器抖動(dòng)輸出仿真為例，仿真效果如圖6所示。從圖中分析，A相輸出7個(gè)脈沖，應該輸出3個(gè)脈沖，二倍頻后是14個(gè)脈沖，應該輸出6個(gè)脈沖，經(jīng)過(guò)濾除后脈沖計數器數為6個(gè)。A相的抖動(dòng)脈沖得到有效的濾除。 3 結語(yǔ) 現場(chǎng)調試結果證明，該算法可以消除工業(yè)現場(chǎng)出現的干擾和抖動(dòng)現象，能夠準確地記錄脈沖數據。此濾波方法可以采用軟件濾波，但是軟件濾波需要的引腳較多，采用兩個(gè)中斷引腳響應A相的上升沿和下降沿，浪費CPU資源。采用FPGA實(shí)現編碼器的濾波，設計方便，改動(dòng)靈活。 |
