|
便攜式設備適配器設計需要綜合考慮高效率、低空載功耗、寬交流電壓輸入、電磁干擾、PCB尺寸以及成本等多方面的要求，全集成架構具有較高的性能但成本較高，而分立方案成本低但開(kāi)關(guān)頻率不穩定以及開(kāi)關(guān)損耗高，部分集成方案有效綜合了全集成和分立方案的特點(diǎn)。本文對這些不同架構進(jìn)行了深入分析。 隨著(zhù)手機及PDA等便攜式設備的應用日益增加，對低功率電源適配器的需求也在不斷增加。這些電源的典型特性包括符合安全標準的交流隔離、1至5瓦的輸出功率、5Vdc ( 5%的輸出電壓、符合Blue Angel(EN6100-3-2)要求的低空載功耗、低電磁干擾(EMI)，以及其他開(kāi)關(guān)電源(SMPS)所需的故障保護等。其中大多數還要求具有85至265Vac的交流輸入電壓。 采用交流電頻率(30~80Hz)變壓器與整流器的線(xiàn)性電源性?xún)r(jià)比很高，且能滿(mǎn)足隔離、故障保護及EMI要求。但這些器件不僅笨重，還不能滿(mǎn)足寬輸入電壓及空載功耗要求，且一般不能滿(mǎn)足電壓調整要求。而由整流器與回掃轉換器所組成的SMPS則能滿(mǎn)足以上要求，但其成本要遠高于線(xiàn)性電源，尤其當采用全集成芯片架構時(shí)。 由于輸出功率較小以及電壓調整要求相對較寬松，且與系統成本相比，功率密度及效率不是主要的約束條件， 因此SMPS可用分立半導體器件來(lái)實(shí)現以降低系統成本。盡管這種方法可滿(mǎn)足基本的電壓要求，但卻不是固定頻率設計，因為PWM頻率會(huì )隨輸出電流及輸入交流電壓的變化而改變。此外，諧波也會(huì )在某些應用中引起噪聲問(wèn)題。由于導通及關(guān)斷速度較慢，故其開(kāi)關(guān)損耗也較大，因為沒(méi)有用于高壓MOSFET的驅動(dòng)器。由于未采用空載跳周期(cycle skipping)模式，因此也可能不滿(mǎn)足Blue Angel標準的要求，并且也難以實(shí)現一些基本的保護功能，如過(guò)熱保護、過(guò)壓保護及欠壓保護等，而這些功能通常都是SMPS所要求的。 基于以上這些原因，人們開(kāi)發(fā)出了一種部分集成的解決方案，這種解決方案不僅能消除分立解決方案有關(guān)的局限性，而且成本還低于全集成方案。 一、 其他SMPS架構 面向低功率及通用輸入電壓應用的典型SMPS架構盡管都用一個(gè)由回掃拓撲及隔離反饋電路所組成的基本平臺，但不同的架構其初級有很大的差異。全集成方案與分立器件方案是目前最流行的兩種解決方案。 1. 全集成方案 圖1為一種典型全集成架構。U1為用于全輸入電壓范圍的高電壓IC，該芯片在一個(gè)硅片上集成了高電壓開(kāi)關(guān)晶體管與控制邏輯，而沒(méi)有采用目前流行的將兩塊裸片置于一個(gè)封裝中的混合設計。圖1中反饋信號通過(guò)光耦I(lǐng)SO1加于IC的Bias/FB(偏壓/反饋)端，變壓器的偏置線(xiàn)圈為IC提供電源。 在上電期間，偏置線(xiàn)圈上沒(méi)有感應電壓，IC電源由從高壓端至偏壓端與儲能電容C3的內部電流源提供。當偏壓達到工作電平時(shí)，IC即開(kāi)始以不斷增加的占空比進(jìn)行開(kāi)關(guān)(軟啟動(dòng))。啟動(dòng)后，由偏置線(xiàn)圈為IC提供電源，而內部電流源則由控制邏輯關(guān)斷。IC擁有內部檢流電路，以提供逐周期的電流限制。 2. 分立器件方案 圖2為一種典型分立實(shí)現方案。分立高壓晶體管最初由直流總線(xiàn)通過(guò)R1偏置并由ZR1箝位，當晶體管柵極電壓達到導通閥值時(shí)，Q1打開(kāi)。當通過(guò)檢流電阻的漏電流達到預定值時(shí)，被關(guān)斷的控制晶體管Q2被偏置電壓打開(kāi)，將Q1關(guān)斷。Q1關(guān)斷后，儲存在變壓器中的能量即傳遞到次級線(xiàn)圈及偏置線(xiàn)圈，并通過(guò)C3與 R6構成的RC網(wǎng)絡(luò )給Q1柵極加一個(gè)正偏壓，RC網(wǎng)絡(luò )的時(shí)間常數決定關(guān)斷時(shí)間。反饋信號通過(guò)光耦取得并加于Q2的基極，以對基極電流進(jìn)行調整�；鶚O電流調整導致對導通時(shí)間間隔的調整，進(jìn)而實(shí)現對輸出電壓的調整。 由于通用分立器件的生產(chǎn)批量很大，故與專(zhuān)用集成電路(ASIC)解決方案相比，分立解決方案的系統成本是所有架構中最低的，但這種方法也有一定的局限性。首先，開(kāi)關(guān)頻率不恒定，由于關(guān)斷間隔相對恒定，故占空比改變將引起頻率改變；其次，開(kāi)關(guān)轉換速度緩慢，因為它沒(méi)有ASIC解決方案中所采用的低阻抗柵極驅動(dòng)器。故在同一頻率、電壓及電流上，Q1的開(kāi)關(guān)損耗遠高于A(yíng)SIC解決方案的開(kāi)關(guān)損耗。 3. 部分集成方案 圖3：部分集成IC加分立器件實(shí)現方案。 基于上面對這兩種架構的討論，以下介紹一種部分集成式架構。圖3所示的這種架構旨在提供適中的系統成本，同時(shí)保留大部分ASIC架構的性能優(yōu)勢。該架構的系統成本之所以較低，是因為采用了通用分立高壓晶體管，以及低壓工藝控制器IC。 a. 源極開(kāi)關(guān)控制 作為對用于開(kāi)關(guān)高壓MOSFET的傳統柵－源驅動(dòng)的一種替代，可在IC輸出中采用一種源極開(kāi)關(guān)結構。在這種源極開(kāi)關(guān)結構中，控制器是通過(guò)源極來(lái)驅動(dòng)外部MOSFET，而不是傳統PWM方法中驅動(dòng)柵極。如圖4所示，外部MOSFET Q1的柵極通過(guò)ZR1被箝位在一個(gè)恒定電壓上，該電壓足夠高，以使晶體管充分導通，其典型值為14V。而電容C1(遠大于柵極輸入電容)則用來(lái)在每一開(kāi)關(guān)周期暫時(shí)儲存柵極電荷。Q2的開(kāi)關(guān)極性與Q1同步，當Q2打開(kāi)時(shí)，Q1的源極被拉至接近于0V，而C1中所儲存的電荷則被傳遞到柵極，從而將Q1打開(kāi)。當Q2關(guān)斷時(shí)，Q1的漏電流繼續流向Q2。Q2漏極電壓的升高迫使Q1的柵極電容對充電電容放電。當Q2的漏極電壓高于其柵極電壓減去Q1的柵極閥值電壓時(shí)，Q1關(guān)斷。 采用源極開(kāi)關(guān)控制具有許多優(yōu)勢。首先，由于驅動(dòng)及檢流共用一個(gè)引腳，故能減少一個(gè)引腳，從而簡(jiǎn)化IC封裝；其次，由于IC的柵極驅動(dòng)器只需驅動(dòng)具有較低柵極閥值電壓的開(kāi)漏極FET，故能采用低電源電壓，而無(wú)需使用充電泵電路，典型的PWM IC要求最小10V的電源電壓，而建議的IC則只需6V，由于電源電壓較低，因此可以采用亞微米工藝來(lái)提高裸片面積使用效率；第三，開(kāi)關(guān)及啟動(dòng)電流源只需使用一個(gè)外部高壓MOSFET，而柵極控制方法則需要用另外的高壓器件來(lái)提供啟動(dòng)偏置電源。 b. 射極開(kāi)關(guān)控制 基于成本考慮，設計工程師有時(shí)希望采用雙極型晶體管來(lái)作為帶射極開(kāi)關(guān)控制的高電壓開(kāi)關(guān)，如圖5所示。Q1的基極在關(guān)斷狀態(tài)下被箝位在一個(gè)安全電壓上，因此Q2上所加的電壓為箝位電壓減去Q1的Vbe (0.7V)。為打開(kāi)Q1，先打開(kāi)驅動(dòng)場(chǎng)效應晶體管 Q2，然后基極電流再流進(jìn)Q1與Q2。起始基極電流由電容C1提供，直至Q1完全飽和。導通期間的基極電流由Vdd通過(guò)電阻R1及Q2的導通電阻提供。為關(guān)斷Q1，先關(guān)斷Q2以迫使集電極電流從基極流向充電電容C1，從而將Q1關(guān)斷。 采用射極開(kāi)關(guān)控制，除具有源極開(kāi)關(guān)控制的優(yōu)點(diǎn)外，還具有以下兩個(gè)優(yōu)勢：由于集電極電流遠大于基極電流，故與傳統基極開(kāi)關(guān)方法相比，可以以高得多的速率來(lái)消除過(guò)量載流子，這能極大地加速關(guān)斷過(guò)程；(2) 射極開(kāi)關(guān)關(guān)斷下的Q1反向偏置安全工作區要遠大于采用柵極關(guān)斷時(shí)的反偏安全工作區，這是因為當射極關(guān)斷時(shí)沒(méi)有射極電流，故集電極－射極擊穿電壓BVCEO變成BVCBO，而在基極開(kāi)關(guān)方法中，BVCBO通常都要高于BVCEO極限值。 C. IC/分立器件方案 我們建議的方法采用源極開(kāi)關(guān)方法來(lái)控制高壓MOSFET，Q1的柵極通過(guò)ZR1被箝位在一個(gè)高于閥值的電壓上。在采用低壓MOSFET的開(kāi)漏極配置中，源極與IC輸出相連。采用源極開(kāi)關(guān)技術(shù)可減少引腳數，因為輸出引腳還用于檢流。通過(guò)將FB引腳與偏壓引腳合并，可以采用TO-92塑料封裝，器件只有三個(gè)外部引腳，從而減少I(mǎi)C成本及對PCB空間的占用。 這種器件可減少外部器件數，進(jìn)而減少系統成本及空間。PWM控制器集成了振蕩器、檢流、參考電壓等。反饋電壓通過(guò)一個(gè)內部電壓分配器從BIAS輸入上獲得。BIAS電壓由電流源提供，并受電源輸出電壓的調整，通常用一個(gè)與輸出耦合的光耦來(lái)實(shí)現。 全PWM功能可以通過(guò)3個(gè)外部連接來(lái)實(shí)現：SW端、BIAS/FB端及GND端。3端組合及低電壓工作可使IC采用TO-92等小型封裝，以便用于通孔安裝。類(lèi)似低成本封裝亦可用于表貼安裝，這能極大地減少電源IC的成本及PCB面積。 d. 啟動(dòng)過(guò)程 啟動(dòng)時(shí)，高電壓晶體管Q1的漏極電流通過(guò)控制器U1的內部電阻電路及外部電阻R3對電容C4充電(圖3)。當Bias/FB端子上的電壓達到工作電平時(shí)，IC即開(kāi)始以不斷增加的占空比產(chǎn)生PWM脈沖，直至輸出電壓達到其預定值。然后，再對占空比進(jìn)行調整以便調整輸出電壓。一旦控制器開(kāi)始工作，內部電阻即被IC切斷，而轉由偏置線(xiàn)圈給IC提供偏置。 二、數字實(shí)現 PWM控制器的數字實(shí)現具有許多優(yōu)于模擬實(shí)現的優(yōu)勢，包括相對復雜算法的精確執行、無(wú)需硬件修改的再配置以及便利的參數調整、測試及校準等。數字實(shí)現框圖如圖6所示。我們所建議的數字實(shí)現IC采用模數轉換器(ADC)來(lái)提供反饋電壓信號，Δ－Σ ADC則采用過(guò)采樣及十取一技術(shù)來(lái)濾除紋波。 主時(shí)序發(fā)生器控制PWM控制器的所有時(shí)序，它由振蕩器系統驅動(dòng)，故所有時(shí)序都互相跟蹤并同步。時(shí)序發(fā)生器為一個(gè)從零開(kāi)始并計數至最終值的二進(jìn)制計數器，計數器在每周期結束時(shí)復位，并重復此過(guò)程。最終計數值由一個(gè)線(xiàn)性反饋移位寄存器確定。最終值至少為6?次計數，最高可以達到127次�？梢酝ㄟ^(guò)改變周期來(lái)減少EMI，該操作由抖動(dòng)控制(dither command)模塊來(lái)實(shí)現，空、最小及最大占空比都由該模塊產(chǎn)生。軟啟動(dòng)及電壓模式控制可減小最大占空比。 由于是數字實(shí)現，故IC的許多參數可在晶圓級進(jìn)行調整，這些調整選項不僅能實(shí)現芯片的靈活性及芯片的多樣性，而且還能為電源設計工程師提供各種設計選項來(lái)縮短產(chǎn)品開(kāi)發(fā)周期。主要調整選項包括： 開(kāi)關(guān)頻率：65kHz至256kHz 電流限制 ：300mA至500mA 電壓/電流模式：可選 頻率抖動(dòng)：開(kāi)/關(guān) 1 頻率抖動(dòng) IC擁有旨在減少EMI輻射的工廠(chǎng)可編程頻率抖動(dòng)特性，可對多種抖動(dòng)進(jìn)行編程以滿(mǎn)足EMI要求。 2 跳周期模式 當達到最小PWM占空比(約3%)時(shí)，IC即進(jìn)入輕負載的跳脈沖工作模式。跳脈沖工作可顯著(zhù)提高輕負載時(shí)的工作效率。 3 關(guān)斷與自動(dòng)重啟 如果遇到輸出短路或過(guò)載情況，則偏置線(xiàn)圈電壓會(huì )跌至關(guān)斷閥值(約3.5V)以下，PWM即停止工作并進(jìn)入重啟程序。 三、應用舉例 如圖3所示，采用我們所建議的PWM控制器IC開(kāi)發(fā)一種5W通用輸入電源以驗證其工作及靈活性，圖中未繪出EMI線(xiàn)濾波器。我們采用3端PWM控制器U1及通用高壓場(chǎng)效應晶體管Q1作為開(kāi)關(guān)元件，且設計已經(jīng)過(guò)成本及空間使用效率優(yōu)化。如上所述，齊納二極管ZR1將晶體管Q1的柵極電壓箝位在14V上，Q1源極端與控制器的SW引腳相連以用于開(kāi)關(guān)驅動(dòng)及電流檢測。輸出電壓通過(guò)光耦I(lǐng)SO1檢測，并通過(guò)電阻分壓網(wǎng)絡(luò )R7及R8編程。ZR2提供準確的參考電壓以及將輸出電壓調節到最穩定的電壓范圍的誤差放大器功能。在此應用中，是在130kHz開(kāi)關(guān)頻率、400 mA限制及電流模式控制上對控制器進(jìn)行調整。 圖3所示電源的參數如下： 輸入交流電壓：85至265VAC；輸入頻率：47至 63 Hz；電壓：6.2VDC；電流(連續)：800 mA；線(xiàn)路(輸入電壓)調節： (1%；負載調節： (3%；輸出紋波：100mVpp；工作溫度：0 至40 (C；效率(滿(mǎn)負載，高輸入電壓)：70%；空載功耗：200mW。 實(shí)驗室評估結果表明，該電源能很好地滿(mǎn)足設計指標要求。電源上電的過(guò)沖很小，只有大約5ms的上升時(shí)間；在高輸入及滿(mǎn)負載輸出穩態(tài)工作條件下的輸出紋波大約為50mVpp；負載調節大約為(2.7%(包括電纜損耗)，輸入電壓調節約為0.3%；滿(mǎn)負載效率約為80%；空載功耗隨輸入電壓的增加而增加，在240Vac輸入上測得的指標約為140mW。 |
