從零開(kāi)始學(xué)CPLD和Verilog HDL編程技術(shù)

發(fā)布時(shí)間：2011-1-4 18:23 發(fā)布者：看門(mén)狗

關(guān)鍵詞： CPLD , HDL , verilog , 從零開(kāi)始

作者：劉建清劉漢文高廣海
從零開(kāi)始學(xué)電子技術(shù)叢書(shū)
國防工業(yè)出版社
出版日期：2006 年8月

cpld(復雜可編程邏輯器件)在數字電子技術(shù)領(lǐng)域中的應用越來(lái)越廣泛，尤其適合于新產(chǎn)品的開(kāi)發(fā)與小批量生產(chǎn)，因此深受廣大工程技術(shù)人員喜愛(ài)。.

本書(shū)定位于讓初學(xué)者從零起步，輕松學(xué)會(huì )cpld的系統設計技術(shù)。本書(shū)以altera公司的系列芯片為目標載體，簡(jiǎn)要分析了可編程邏輯器件的結構和特點(diǎn)，以及相應開(kāi)發(fā)軟件的使用方法，同時(shí)，還用大量篇幅介紹了初學(xué)者最容易掌握的verilog hdl硬件描述語(yǔ)言。本書(shū)完全以實(shí)戰為主，通過(guò)實(shí)踐的方法幫助讀者加深理解cpld的基本知識。

本書(shū)附贈光盤(pán)一張，光盤(pán)中包含了書(shū)中所有實(shí)驗的源程序。

本書(shū)可供從事各類(lèi)電子系統設計的廣大工程技術(shù)人員以及電子愛(ài)好者閱讀，也可作為電子類(lèi)專(zhuān)業(yè)的教材或教學(xué)參考書(shū)使用。

從零開(kāi)始學(xué)CPLD和Verilog HDL編程技術(shù).part1.rar (16.88 MB)

從零開(kāi)始學(xué)CPLD和Verilog+HDL編程技術(shù).part2.rar (14.24 MB)

本文地址：http://selenalain.com/thread-48548-1-1.html 【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問(wèn)題，我們將根據著(zhù)作權人的要求，第一時(shí)間更正或刪除。