|
楷登電子（美國 Cadence 公司）今日正式發(fā)布 Cadence Virtuoso 定制 IC 設計平臺的技術(shù)升級和擴展，進(jìn)一步提高電子系統和 IC 設計的生產(chǎn)力。新技術(shù)涉及 Virtuoso 系列幾乎所有產(chǎn)品，旨在為系統工程師提供更穩健的設計環(huán)境和生態(tài)系統，助其實(shí)現并分析復雜芯片、封裝、電路板和系統。 如需了解全新 Virtuoso 平臺的詳細內容，請參閱https://www.cadence.com/go/virtuoso-whats-new.html 增強版 Virtuoso 系統設計平臺 Virtuoso 平臺 2018全新內容中，最重要的是去年發(fā)布且榮獲獎項的 Virtuoso System Design Platform，基于全面升級和擴展的Virtuoso 系統設計平臺,設計師可以無(wú)縫編輯并分析最復雜的異構系統。封裝、光電、IC 模擬與 RF 工程師皆可在同一個(gè)平臺上操作并充分使用 Virtuoso平臺深具信任的完整設計應用。 新系統設計環(huán)境的核心是集合了多項新技術(shù)允許設計師在同一平臺下對不同工藝不同技術(shù)的設計進(jìn)行同步編輯。同時(shí)該系統設計平臺與 Cadence SIP Layout方案以及Sigrity™ 分析技術(shù)實(shí)現無(wú)縫互聯(lián)，為設計師提供完整的“芯片至電路板”設計工具。 Virtuoso 高階節點(diǎn)設計與布局 全新發(fā)布的 Virtuoso 平臺中，Cadence 采用了創(chuàng )新的高階節點(diǎn)技術(shù)，實(shí)現從 22nm 到 5nm所有工藝的設計加速。通過(guò)與領(lǐng)先代工廠(chǎng)、生態(tài)系統合作伙伴及客戶(hù)的緊密合作，Cadence研發(fā)出可以利用創(chuàng )新方法自動(dòng)管理工藝復雜度的先進(jìn)技術(shù)，幫助設計師更加專(zhuān)注于設計目標。在電路設計和分析方面，針對 FinFET 設計開(kāi)發(fā)的先進(jìn)統計算法可以在設計早期發(fā)現工藝參量變化引起的電路性能波動(dòng)，將工藝參量變化對設計影響的分析時(shí)間減少約 20%。 布局設計方面，一種獨特的多網(wǎng)格系統可以提取最新 7nm 和 5nm 工藝的復雜設計規則，同時(shí)允許設計師增加布局和布線(xiàn)技術(shù)的使用，大幅提升布局設計的生產(chǎn)力。在 7nm 節點(diǎn)下，上述優(yōu)化可將布局工作量減少 3 倍以上。 Virtuoso 先進(jìn)設計方法學(xué)與自動(dòng)化 Cadence 研發(fā)了多項提升模擬設計和分析的技術(shù)。通過(guò)與 Cadence Spectre 電路仿真器集成，并采用先進(jìn)分析技術(shù)減少設計迭代，Virtuoso 模擬設計環(huán)境（ADE）的仿真吞吐量提升高達 3 倍。Virtuoso ADE Verifier也加入了專(zhuān)屬新功能，匯集了跨領(lǐng)域電氣規范，使實(shí)現標準合規（ISO 26262 等標準）的難度降低了約 30%。 憑借保障電路完整性和性能的一系列專(zhuān)屬設計技術(shù)，Virtuoso 布局環(huán)境正從“電氣感知布局”進(jìn)化為業(yè)界首個(gè)“電氣和仿真驅動(dòng)”的布局方式。全新仿真驅動(dòng)布局可以解決關(guān)鍵電路和高階節點(diǎn)設計中的許多電遷移（EM）和寄生問(wèn)題。為了提高布局的自動(dòng)化水平，新環(huán)境加入了多項針對層次化版圖規劃的突破性技術(shù)，以及全新的布局和布線(xiàn)自動(dòng)化技術(shù)，大幅提高布局設計生產(chǎn)力，并縮短布局時(shí)間。 鑒于當今芯片的復雜程度愈演愈烈，其中一個(gè)很大的設計難題是如何將布局任務(wù)在設計團隊間進(jìn)行合理分配。增強版 Virtuoso 平臺加入了創(chuàng )新的并行實(shí)時(shí)團隊設計編輯功能，允許團隊對布局任務(wù)進(jìn)行分配并探索各種假設情形。這一功能對設計規則檢查（DRC）的修改、芯片完成和人工布線(xiàn)都十分有用。 Cadence 預計，電氣驅動(dòng)布線(xiàn)和走線(xiàn)編輯、實(shí)時(shí)設計編輯與革命性設計規劃技術(shù)的全新布局環(huán)境可以將生產(chǎn)力提升達 50%。 “在Bosch，當我們設計關(guān)鍵任務(wù)的系統時(shí)，可靠性是我們的第一考量。我們對 EDA 工具的要求是，其不僅能幫助我們的工程師高效地設計、分析、布排電路，達到可靠性標準，而且還不能拖累項目的整體生產(chǎn)力，”Bosch公司 EDA 高級項目經(jīng)理 Göran Jerke 表示�！巴ㄟ^(guò)與 Cadence 的長(cháng)期合作，我們在過(guò)去的電氣感知布局和最新的電氣驅動(dòng)布局方面都取得了寶貴成果�！� “我們的目標是向客戶(hù)提供最完整的解決方案，通過(guò)貫通芯片、封裝、模組和電路板等各設計領(lǐng)域的無(wú)縫互聯(lián)流程，幫助客戶(hù)更好地設計并驗證包括模擬、混合信號、RF和光電產(chǎn)品在內的各種異構系統，” Cadence 公司資深副總裁兼定制 IC 和 PCB 事業(yè)部總經(jīng)理Tom Beckley 表示�！叭� Virtuoso 平臺是在大獲成功的 Virtuoso 電氣感知設計布局套件基礎之上開(kāi)發(fā)而成的，它突破性的分析功能與電氣驅動(dòng)布局功能可以提升設計實(shí)現的可靠性。此外，它還能支持包括 5nm 節點(diǎn)在內的最先進(jìn)工藝技術(shù)。通過(guò)與領(lǐng)先代工廠(chǎng)、生態(tài)系統合作伙伴和客戶(hù)展開(kāi)合作，我們成功實(shí)現了定制和仿真設計方法學(xué)的大幅增強�！� |
