|
Achronix半導體公司（Achronix Semiconductor Corporation）日前宣布：該公司FPGA技術(shù)系列產(chǎn)品已獲得其合作伙伴、西門(mén)子旗下的Mentor公司的支持，為其提供優(yōu)化的高等級邏輯綜合（HLS）流程。 該集成開(kāi)發(fā)環(huán)境使設計人員能夠使用Mentor的Catapult HLS和Achronix的ACE設計工具快速的用C ++實(shí)現FPGA設計。此項合作首先已可用于5G無(wú)線(xiàn)應用，以減少整體開(kāi)發(fā)工作并提高結果的質(zhì)量（QoR），它適用于任何面向Achronix技術(shù)的設計。 “Mentor功能強大的Catapult工具和Achronix的嵌入式FPGA技術(shù)結合在一起，可為那些其SoC設計需要高性能FPGA技術(shù)的公司提供了真正獨到的價(jià)值組合，而這些SoC可以使用經(jīng)過(guò)驗證的、基于C語(yǔ)言的設計流程來(lái)進(jìn)行配置，”Achronix負責市場(chǎng)營(yíng)銷(xiāo)的副總裁Steve Mensor評論道。 “這種組合型解決方案很好地證明了Mentor和Achronix工程團隊之間的緊密合作關(guān)系。 我們首先面向的目標應用是5G無(wú)線(xiàn)，但是在其他許多需要最快開(kāi)發(fā)時(shí)間的細分市場(chǎng)應用中，這項整體解決方案的獨特功能都有其價(jià)值�！� “我們高興地歡迎Achronix加入Mentor OpenDoor計劃，并樂(lè )于成為Achronix合作伙伴計劃的活躍成員。 這種開(kāi)放且相互配合的合作伙伴關(guān)系具有非常高的戰略意義，并已經(jīng)被證明是有益于我們的共同客戶(hù)，“Mentor公司Calypto Systems業(yè)務(wù)部市場(chǎng)營(yíng)銷(xiāo)總監Ellie Burns說(shuō)到。 “Achronix eFPGA提供了極強大的功能，它能夠適應一款具有現場(chǎng)可編程能力的SoC的后期變化和新要求。 再加上Catapult HLS和C ++的驗證速度，芯片設計人員現在可以在幾天而不是幾周或幾個(gè)月內輕松地從算法更改轉化為全新的低功耗、高性能硬件�！� 將Catapult添加到Achronix設計流程 將Catapult HLS添加到Speedcore嵌入式FPGA技術(shù)設計流程，可使設計人員能夠在IP開(kāi)發(fā)的后期階段進(jìn)行算法更改，并優(yōu)化算法和數字微架構。 集成化的驗證環(huán)境支持為已生成寄存器傳輸級（RTL）的代碼去重用軟件測試，從而將對專(zhuān)用RTL測試臺的需求減少80％以上。 Achronix ACE設計工具支持Catapult的RTL構造和原生語(yǔ)句。 目前，用于A(yíng)chronix的Speedcore eFPGA產(chǎn)品及其Speedster獨立FPGA芯片的Achronix邏輯庫已被集成到流程中。 Achronix的高性能和高密度FPGA技術(shù)可用于數據中心計算、網(wǎng)絡(luò )和存儲中的各種硬件加速應用，5G無(wú)線(xiàn)基礎設施及網(wǎng)絡(luò )加速，先進(jìn)駕駛員輔助系統（ADAS）和自動(dòng)駕駛汽車(chē)。 供貨 該設計和開(kāi)發(fā)環(huán)境的早期版本現已上市。 |
