|
新思科技（Synopsys）宣布其數字和定制設計平臺通過(guò)了TSMC最先進(jìn)的5nm EUV工藝技術(shù)認證。該認證是多年廣泛合作的結果，旨在提供更優(yōu)化的設計解決方案，加快下一代設計的發(fā)展進(jìn)程。 Design Compiler Graphical綜合工具經(jīng)過(guò)了嚴格的5nm啟用驗證，并證明了與IC Compiler II布局布線(xiàn)工具在時(shí)序、面積、功耗和布線(xiàn)擁塞方面的相關(guān)一致性。Design Compiler Graphical 5nm創(chuàng )新技術(shù)可以實(shí)現最佳性能、最低功耗和最優(yōu)面積，這些新技術(shù)包括過(guò)孔支柱優(yōu)化、多位庫和引腳接入優(yōu)化。 IC Compiler II的增強功能是滿(mǎn)足設計密度要求的關(guān)鍵。在優(yōu)化過(guò)程中可內在地處理復雜的、多變量以及二維的單元布局，同時(shí)最大限度提高下游可布線(xiàn)性以及整體的設計收斂。 新思科技PrimeTime時(shí)序分析和signoff解決方案中的POCV分析已得到增強，能夠準確地捕獲由于工藝縮放和通常用于實(shí)現能源效率而采用的低電壓操作導致的非線(xiàn)性變化。此外，PrimeTime物理感知ECO已擴展到能夠支持更復雜的版圖規則，以改善擁塞、布局和引腳接入感知。 TSMC設計基礎設施市場(chǎng)部資深總監Suk Lee表示，“5nm EUV技術(shù)是TSMC的核心里程碑，在提供業(yè)界最佳的工藝技術(shù)方面繼續擴大了我們在更廣泛行業(yè)中的領(lǐng)先地位。我們一直保持與新思科技的密切合作，簡(jiǎn)化設計流程并縮短上市時(shí)間，以幫助我們的共同用戶(hù)在這一新的工藝節點(diǎn)上使用新思科技設計平臺。此次合作最大程度地使該工藝在高性能計算和超低功耗移動(dòng)應用上得以發(fā)揮優(yōu)勢。我們期待為下一代工藝節點(diǎn)繼續合作�！� 新思科技芯片設計事業(yè)部營(yíng)銷(xiāo)與商務(wù)開(kāi)發(fā)副總裁Michael Jackson表示，“我們始終保持與TSMC廣泛合作，幫助我們的共同用戶(hù)在新思科技設計平臺上充分利用TSMC 5nm工藝技術(shù)的優(yōu)勢，從而加快世界領(lǐng)先的高密度芯片從設計到生產(chǎn)的過(guò)程，實(shí)現最低功耗、最佳性能和最優(yōu)面積�！� 新思科技設計平臺相關(guān)技術(shù)文件、庫和寄生參數數據可以從TSMC獲得，并用于5nm工藝技術(shù)。通過(guò)TSMC 5nm FinFET工藝認證的新思科技設計平臺的關(guān)鍵工具和功能包括：
|
