周立功Verilog HDL黃金參考指南

發(fā)布時(shí)間：2011-6-15 15:16 發(fā)布者：zlz000

關(guān)鍵詞：周立功 , Verilog , HDL

序言.............................................................................................................................. 4
指南的使用................................................................................................................................ 4
索引........................................................................................................................................... 4
用于定義Verilog 語(yǔ)法的記號說(shuō)明............................................................................................... 4
Verilog 的簡(jiǎn)單介紹....................................................................................................... 5
背景........................................................................................................................................... 5
語(yǔ)言........................................................................................................................................... 5
編譯........................................................................................................................................... 6
模塊結構.................................................................................................................................... 6
語(yǔ)句........................................................................................................................................... 7
按字母順序參考的部分................................................................................................. 9
Always....................................................................................................................................... 9
Begin....................................................................................................................................... 10
Case........................................................................................................................................ 12
編碼標準.................................................................................................................................. 13
注釋......................................................................................................................................... 14
連續賦值.................................................................................................................................. 15
Defparam................................................................................................................................ 16
Delay....................................................................................................................................... 17
設計流程.................................................................................................................................. 18
Disable.................................................................................................................................... 18
錯誤......................................................................................................................................... 19

周立功Verilog HDL黃金參考指南 .pdf

511.67 KB, 下載積分: 積分 -1

本文地址：http://selenalain.com/thread-68698-1-1.html 【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問(wèn)題，我們將根據著(zhù)作權人的要求，第一時(shí)間更正或刪除。