|
Teledyne e2v白皮書(shū) 實(shí)現確定性延遲是當今許多系統設計中討論的主題。過(guò)去，人們一直在努力提高數據傳輸速度和帶寬。如今的應用則越來(lái)越重視確定性——即要求數據包在精確的、可重復的時(shí)間點(diǎn)傳送。 本文將在設備的層面討論確定性這一主題，以及如何設計超高速數據轉換和信號處理系統以保證確定性延遲。 以下三個(gè)因素將決定確定性如何實(shí)現： 1. 采取措施減少數字設計組件中發(fā)生的亞穩態(tài)事件 2. 計算數字后端的延遲，確保多個(gè)數據鏈路通道之間 （如HSSL）的數據對齊 3. 優(yōu)化時(shí)間延遲的余量，保證不會(huì )因為 PVT 的變化而出現意外的不確定性。 具體來(lái)說(shuō)，我們將考慮亞穩態(tài)的影響和同步系統的方案，并介紹如何在模擬和數字信號處理域之間的接口上保持確定性。 管理超高速系統中數據轉換器陣列的延遲的能力在復雜系統中非常重要，這些系統包括數字波束導向雷達、波束成形多載波通訊等。延遲會(huì )降低系統的性能。工程師的目標是將延遲控制在可知的范圍內。 下載全文： 
CN_WP-Ease Design For Determinisitc Latency In Ultra-Fast Digitizing Systems.pdf
(1.01 MB)
|
