|
格羅方德半導體(GLOBALFOUNDRIES )日前宣布了該公司推進(jìn)尖端20納米的制造工藝走向市場(chǎng)的一項重大的進(jìn)展。羅格方德半導體利用電子設計自動(dòng)化(EDA)的先進(jìn)廠(chǎng)商如Cadence Design Systems、Magma Design Automation，Mentor Graphics Corporation與新思科技(Synopsys Inc.)的流程，成功研制出一種測試芯片。羅格方德半導體已做好準備讓顧客開(kāi)始評測其 20納米設計�！ ×_格方德半導體的設計實(shí)踐 (design enablement) 資深副總裁Mojy Chian 表示：“我們致力于為顧客提供能盡量使他們獲得市場(chǎng)先機(time-to-market)的新技術(shù)。我們與EDA伙伴盡早合作的模式加快了整個(gè)開(kāi)發(fā)周期，并讓顧客接觸到工藝的內部運作(inner workings)，從而使顧客有信心的把他們的設計專(zhuān)注于最先進(jìn)的制造能力上。這是推動(dòng)我們最新工藝面對市場(chǎng)準備就緒的一項重大成就。而我們將繼續提升對該設計實(shí)踐(design enablement)方面的支持�！� 上述四家EDA廠(chǎng)商展示了各自符合 20納米工藝相關(guān)高級規則(advanced rules)的配置布線(xiàn)(place-and-route )工具與技術(shù)檔案。這些工藝流程包括了雙重曝影(double patterning)技術(shù)組件庫(library)的預備步驟——這是一種對20納米以及更先進(jìn)工藝設計者提出了新挑戰的復雜平板印刷技術(shù)。這種 20納米測試芯片需要雙重曝影，并經(jīng)由各個(gè)EDA伙伴的實(shí)施而推出了一種綜合的配置與繞線(xiàn)設計。每項設計在制成芯片之前，都經(jīng)過(guò)羅格方德半導體徹底的效力驗證，并以20納米認可驗證臺(sign-off verification decks)進(jìn)行檢查。正是基于與各個(gè) EDA 伙伴的盡早且廣泛的20納米合作，所有設計都迅速完成并成功地進(jìn)入芯片制作階段。 除了展示其對20納米配置與布線(xiàn)流程中所有關(guān)鍵步驟的全面支持——包括雙重曝影的組件庫預備、配置 (placement)、頻率樹(shù)合成(clock tree synthesis)、保持固定(hold fixing)，布線(xiàn)與布線(xiàn)后優(yōu)化(post route optimization)—— 羅格方德半導體也與上述各家EDA廠(chǎng)商合作在流程中納入技術(shù)與對應檔案 (mapping files) 所需的設定與支持。該流程也展示出其對擷取(extraction)、靜態(tài)時(shí)序分析( static timing analysis)與實(shí)體驗證(physical verification)的晶圓制造支持。對于欲評估20納米技術(shù)的顧客，羅格方德半導體將提供設計、組件庫、與完整的廠(chǎng)商流程稿。 Cadence Design Systems芯片實(shí)現集團(Silicon Realization Group)研發(fā)資深副總裁Chi-Ping Hsu表示：“EDA 全方位愿景 (EDA 360 vision)需要整個(gè)產(chǎn)業(yè)鏈的伙伴們協(xié)力解決設計上日益復雜的挑戰。這種20納米工藝增添了若干高級制造規則，并需要我們在開(kāi)發(fā)周期中盡早與晶圓廠(chǎng)伙伴開(kāi)展合作。我們將持續與羅格方德半導體密切合作，使我們的顧客能夠在先進(jìn)節點(diǎn)如預期的開(kāi)發(fā)出尖端產(chǎn)品�！� Magma 設計實(shí)現業(yè)務(wù)部門(mén)(Design Implementation Business Unit)總經(jīng)理Premal Buch表示：“若干Magma 與羅格方德半導體共同的顧客在28納米節點(diǎn)上已經(jīng)獲得了硅晶設計的成功，而這些顧客目前正邁向20納米節點(diǎn)。本公司的Talus 整合式、符合雙重曝影的布線(xiàn)技術(shù)以及 Quartz DRC 罩分解(mask decomposition)技術(shù)與先進(jìn)工藝相結合，把一項20納米節點(diǎn)以及更先進(jìn)工藝的硅晶驗證(silicon-proven) 設計制造解決方案，提供給 Magma與 羅格方德半導體的尖端顧客�！� Mentor Graphics 的Design to Silicon Division 副總裁Joseph Sawicki表示：“Mentor的一項20納米工藝的完整設計與測試流程即將就緒，會(huì )提供眾多的選項與功能給設計業(yè)者。 通過(guò)與羅格方德半導體密切 合作，并將他們認可的Mentor Calibre平臺與Olympus-SoC系統單芯片配置與布線(xiàn)解決方案(Olympus-SoC Place and Route)相整合，我們能為設計者提供設計與布局(layout)選項以及執行抵銷(xiāo)( implementation trade-offs)，并對他們的20納米設計進(jìn)行優(yōu)化。此外，一旦設計進(jìn)入了生產(chǎn)階段， 羅格方德半導體所利用的 Mentor Tessent測試功能與Mentor提供的C alibre DFM可制造性設計相結合，則使設計業(yè)者能加快系統良率損失(systematic yield loss)降低的速度�！� 新思科技的產(chǎn)品營(yíng)銷(xiāo)副總裁Bijan Kiani表示：“羅格方德半導體正在與新思科技合作開(kāi)發(fā)一種全面性的集成電路流程提供給20納米工藝，而這項開(kāi)發(fā)的基礎是新思的 Galaxy 執行平臺(Implementation Platform)。這種流程利用新思一些最先進(jìn)的工具與技術(shù)，包括最近宣布的 IC Compiler-Advanced Geometry配置與布線(xiàn)解決方案，以及對于雙重曝影的全面支持、以IC Validator進(jìn)行的設計中(In-Design)實(shí)體驗證與 StarRC寄生擷取(parasitic extraction)。羅格方德半導體使用了新思的 Galaxy設計流程而成功的制成該公司的20納米測試芯片�！� |
