|
近日在臺積電 2021 開(kāi)放創(chuàng )新平臺（OIP）生態(tài)系統論壇上，西門(mén)子數字化工業(yè)軟件公布了一系列與臺積電攜手交付的新產(chǎn)品認證，雙方已在云上 IC 設計以及臺積電 3D 硅堆疊和先進(jìn)封裝技術(shù)系列——3DFabric 方面達到了關(guān)鍵里程碑。 近期獲得臺積電 N3 和 N4 工藝認證的西門(mén)子 EDA 產(chǎn)品包括 Calibre nmPlatform ——用于 IC sign-off 的領(lǐng)先物理驗證解決方案；以及 Analog FastSPICE 平臺——專(zhuān)為納米級模擬、射頻（RF）、混合信號、存儲器和定制數字電路提供快速電路驗證。同時(shí)，西門(mén)子還與臺積電密切合作，針對西門(mén)子 Aprisa 布局布線(xiàn)解決方案進(jìn)行先進(jìn)工藝認證，以幫助共同客戶(hù)在晶圓廠(chǎng)最先進(jìn)的工藝上順利、快速地實(shí)現芯片成功。 西門(mén)子數字化工業(yè)軟件 IC-EDA 執行副總裁 Joe Sawicki 表示：“臺積電持續創(chuàng )新芯片工藝，在其幫助下，我們的共同客戶(hù)能夠迎合市場(chǎng)需求，不斷推出世界領(lǐng)先的 IC 產(chǎn)品。西門(mén)子很榮幸能與臺積電長(cháng)期合作，持續提供推動(dòng)改變的技術(shù)，助力客戶(hù)將這些 IC 創(chuàng )新產(chǎn)品更快地推向市場(chǎng)�！� 西門(mén)子對臺積電的最新工藝支持承諾更延伸至臺積電的 3DFabric 技術(shù)。目前，西門(mén)子已成功滿(mǎn)足臺積電尖端 3DFabric 設計流程的設計要求。在鑒定過(guò)程中，西門(mén)子改進(jìn)了其 Xpedition Package Designer（xPD）工具，支持使用自動(dòng)避免和校正功能進(jìn)行扇出型晶圓級封裝（InFO）設計規則處理。此外，Calibre 3DSTACK、DRC 和 LVS 也獲得了臺積電最新的 3DFabric 技術(shù)（包括 InFO、CoWoS 和 TSMC-SoIC）的支持與認證。對于客戶(hù)來(lái)說(shuō)，這些通過(guò) 3DFabric 認證的西門(mén)子 EDA 工具將助其縮短設計和簽核（signoff）周期，并減少與人工干預相關(guān)的錯誤。 此外，西門(mén)子還與臺積電合作，為臺積電的 3D 硅堆疊架構開(kāi)發(fā)可測試性設計（DFT）流程。西門(mén)子的 Tessent 軟件提供了基于層次化 DFT、SSN（Streaming Scan Network）、增強型 TAP（測試接入端口）和 IEEE 1687 IJTAG（內部聯(lián)合測試行動(dòng)小組）網(wǎng)絡(luò )技術(shù)的領(lǐng)先 DFT 解決方案，所有這些技術(shù)都符合 IEEE 1838 標準。Tessent 解決方案具備可擴展、靈活性和易用性等特點(diǎn)，旨在幫助客戶(hù)優(yōu)化與 IC 測試技術(shù)相關(guān)的資源。 臺積電設計基礎架構管理事業(yè)部副總裁 Suk Lee 表示：“西門(mén)子持續提供完善的解決方案支持臺積電最先進(jìn)的技術(shù)，對臺積電 OIP 生態(tài)系統的價(jià)值也在不斷提升。我們期待與西門(mén)子繼續深化合作，結合西門(mén)子領(lǐng)先的電子設計自動(dòng)化（EDA）技術(shù)與臺積電的最新工藝和 3DFabric 技術(shù)，幫助雙方共同客戶(hù)加快芯片創(chuàng )新�！� 近期，西門(mén)子與臺積電還攜手幫助一家全球領(lǐng)先的 IC 設計公司利用 Calibre 工具在領(lǐng)先的云計算環(huán)境中大幅提升性能和擴展性。Calibre 針對云端環(huán)境將最新設置、規則集（deck）和引擎等多項技術(shù)進(jìn)行了優(yōu)化，以幫助共同客戶(hù)縮短流片時(shí)間并加快上市速度。欲了解更多信息，請觀(guān)看西門(mén)子在臺積電 2021 OIP 生態(tài)系統論壇中的技術(shù)演示。 |
