國產(chǎn)EDA行業(yè)的領(lǐng)軍企業(yè)芯和半導體近日宣布正式加入UCIe（Universal Chiplet Interconnect Express）產(chǎn)業(yè)聯(lián)盟。芯和半導體早在去年年底已全球首發(fā)了“3DIC先進(jìn)封裝設計分析全流程”EDA平臺，是其成為首家加入UCIe聯(lián)盟的中國本土EDA企業(yè)的關(guān)鍵推動(dòng)力。
UCIe產(chǎn)業(yè)聯(lián)盟是一個(gè)由諸多半導體、科技、互聯(lián)網(wǎng)巨頭所建立的組織，由英特爾牽頭，聯(lián)合了臺積電、三星、日月光（ASE）、AMD、ARM、高通、谷歌、Meta（Facebook）、微軟等十家行業(yè)領(lǐng)先公司于今年3月成立，旨在打造一個(gè)全新的Chiplet互聯(lián)和開(kāi)放標準UCIe。 Chiplet是半導體領(lǐng)域的技術(shù)轉折點(diǎn)，是后摩爾時(shí)代、異構集成先進(jìn)封裝領(lǐng)域最重要的技術(shù)之一。與傳統的單片集成方法相比，Chiplet從芯片制造成本到設計的整體可擴展性方面都具有更多的優(yōu)勢和潛力。然而，由于缺少統一的接口標準，不同工藝、功能和材質(zhì)的裸芯片之間沒(méi)有統一的通信接口，限制了不同Chiplet之間的互聯(lián)互通。因此，統一的接口標準對于Chiplet的發(fā)展和生態(tài)系統的構建至關(guān)重要。 芯和半導體是國內唯一覆蓋半導體全產(chǎn)業(yè)鏈的仿真EDA公司，產(chǎn)品從芯片、封裝、系統到云端，打通了整個(gè)電路設計的各個(gè)仿真節點(diǎn)，以系統分析為驅動(dòng)，支持先進(jìn)工藝和先進(jìn)封裝，全面服務(wù)后摩爾時(shí)代異構集成的芯片和系統設計。
芯和半導體的“3DIC先進(jìn)封裝設計分析全流程”EDA平臺，是業(yè)界首個(gè)用于3DIC多芯片系統設計分析的統一平臺，為用戶(hù)構建了一個(gè)完全集成、性能卓著(zhù)且易于使用的環(huán)境，提供了從開(kāi)發(fā)、設計、驗證、信號完整性仿真、電源完整性仿真到最終簽核的3DIC全流程解決方案，全面支持2.5D Interposer, 3DIC和Chiplet設計。 芯和半導體聯(lián)合創(chuàng )始人代文亮博士表示：“芯和過(guò)去幾年一直在積極投入及研究包括Chiplet在內的先進(jìn)封裝的設計挑戰。通過(guò)積極參與UCIe全球通用芯片互聯(lián)標準的制定與推進(jìn)，并結合中國市場(chǎng)的應用特點(diǎn)，我們將不斷優(yōu)化芯和的“3DIC先進(jìn)封裝設計分析全流程”EDA平臺，幫助國內企業(yè)始終與國際上最先進(jìn)的Chiplet技術(shù)和應用保持同步，為推動(dòng)中國半導體產(chǎn)業(yè)先進(jìn)工藝、先進(jìn)封裝技術(shù)的發(fā)展及應用做出積極貢獻。 “ |
