|
來(lái)源：IT之家 據 ETNews，三星電子代工部門(mén)首席技術(shù)官 Jung Ki-tae Jung 在最近舉辦的論壇上宣布“我們計劃在 2027 年將 BSPDN 應用于 1.4 nm 工藝”。 背部供電（BSPDN）技術(shù)是一項應用于先進(jìn)半導體的創(chuàng )新技術(shù)，旨在更好地挖掘晶圓背面空間的潛力，但至今仍未在全球范圍內實(shí)施。這也是三星電子首次披露其 BSPDN 開(kāi)發(fā)進(jìn)程。 雖然目前半導體行業(yè)已不再使用柵極長(cháng)度和金屬半節距來(lái)為技術(shù)節點(diǎn)進(jìn)行系統命名，但毫無(wú)疑問(wèn)目前的工藝技術(shù)也是數字越小越先進(jìn)。 隨著(zhù)半導體工藝微縮路線(xiàn)不斷地向前發(fā)展，集成電路內電路與電路間的距離也不斷縮窄，從而對彼此產(chǎn)生干擾，而 BSPDN 技術(shù)則可以克服這一限制，這是因為我們可以利用晶圓背面來(lái)構建供電路線(xiàn)，以分隔電路和電源空間。 不僅是三星電子，臺積電和英特爾等廠(chǎng)商也在積極尋求技術(shù)突破，而且目前日本東京電子（TEL）和奧地利 EV Group（EVG）正在提供 BSPDN 實(shí)施設備。 目前來(lái)看，英特爾的背面供電技術(shù)名為 PowerVia，旨在降低功耗、提升效率和性能，而接下來(lái)的 Intel 20A 將是英特爾首個(gè)采用 PowerVia 技術(shù)及 RibbonFET 全環(huán)繞柵極晶體管的節點(diǎn)，預計將于 2024 年上半年準備就緒，并將應用于未來(lái)量產(chǎn)的 Arrow Lake 平臺（IT之家注：有概率延期），目前正在晶圓廠(chǎng)啟動(dòng)步進(jìn)（First Stepping）。 除此之外，臺積電也計劃在 2nm 以下工藝中應用類(lèi)似技術(shù)，目標預計在 2026 年之前實(shí)現。 三星電子 BSPDN 技術(shù)目標是在 2027 年應用于 1.4nm 工藝，但根據市場(chǎng)需求可能會(huì )延后。 三星電子相關(guān)人士表示：“采用背面供電技術(shù)的半導體的量產(chǎn)時(shí)間可能會(huì )根據客戶(hù)的日程安排而改變�！比请娮幽繕耸窃� 2025 年量產(chǎn) 2nm 工藝，先于 1.4nm 工藝。據稱(chēng)，三星目前正在對背面供電技術(shù)的應用進(jìn)行客戶(hù)需求調查。 |
