|
近日，臺積電在其官方發(fā)布會(huì )上宣布，隨著(zhù)2nm工藝技術(shù)的不斷突破和量產(chǎn)計劃的推進(jìn)，每片300mm的2nm晶圓價(jià)格預計將超過(guò)3萬(wàn)美元大關(guān)。這一價(jià)格相較于目前市場(chǎng)上的4/5nm晶圓（價(jià)格區間約為1.5到1.6萬(wàn)美元）和3nm晶圓（價(jià)格區間約為1.85萬(wàn)至2萬(wàn)美元）而言，漲幅顯著(zhù)。 臺積電在2nm制程節點(diǎn)上取得了重大突破，首次引入了Gate-all-around FETs（GAAFET）晶體管技術(shù)，并結合了NanoFlex技術(shù)，為芯片設計人員提供了前所未有的標準元件靈活性。相較于當前的N3E工藝，N2工藝預計將在相同功率下實(shí)現10%至15%的性能提升，或在相同頻率下將功耗降低25%至30%。更令人矚目的是，晶體管密度將提升15%，這標志著(zhù)臺積電在半導體技術(shù)領(lǐng)域的又一次飛躍。 然而，伴隨著(zhù)技術(shù)的升級，成本也相應攀升。據臺積電透露，新工藝的引入意味著(zhù)更多的EUV光刻步驟，甚至可能采用雙重曝光技術(shù)，這無(wú)疑將進(jìn)一步提升生產(chǎn)成本。此外，先進(jìn)工藝研發(fā)費用不斷增加，涉及IP授權、軟件驗證、設計架構等多個(gè)環(huán)節，這些成本最終都反映在了晶圓的價(jià)格上。 面對市場(chǎng)對2nm工藝技術(shù)的強烈需求，臺積電正不斷加大對該制程節點(diǎn)的投資力度。2nm晶圓廠(chǎng)將在中國臺灣的北部（新竹寶山）、中部（臺中中科）和南部（高雄楠梓）三地布局，以確保產(chǎn)能滿(mǎn)足市場(chǎng)需求。臺積電已規劃N2工藝于2025年下半年正式進(jìn)入批量生產(chǎn)階段，預計客戶(hù)最快可在2026年前收到首批采用N2工藝制造的芯片。 |
