|
4月22日，Cadence宣布推出其首款基于DDR5 MRDIMM Gen2（Multi-Rank DIMM）的內存IP系統解決方案，支持高達12800MT/s的傳輸速率，較現行DDR5 JEDEC標準速率（6400MT/s）翻倍。該方案通過(guò)硬件與軟件協(xié)同創(chuàng )新，顯著(zhù)提升數據中心與AI工作負載的內存性能，為HPC（高性能計算）、云計算及AI訓練等場(chǎng)景提供關(guān)鍵性技術(shù)突破。 此次發(fā)布的DDR5 MRDIMM Gen2 IP系統包含高性能控制器與PHY物理層，基于臺積電N3（3nm）制程打造，整合了美光1-gamma制程DRAM及瀾起科技第二代MRDIMM接口芯片。相比初代MRDIMM，Gen2版本的內存帶寬提升135%，同時(shí)支持32Gb DDR5顆粒的高密度封裝，單模塊容量可達96GB（SK海力士近期已驗證同規格CXL兼容方案）。 核心創(chuàng )新點(diǎn)： 超高傳輸速率：12800MT/s創(chuàng )下DDR5 MRDIMM量產(chǎn)速率新紀錄，滿(mǎn)足AI模型訓練與數據密集型應用的實(shí)時(shí)需求。 低功耗架構：通過(guò)芯片組間智能功耗分配（如RRG50120 MRCD功耗降低45%），實(shí)現性能與能效雙優(yōu)化。 彈性擴展支持：結合CXL 2.0協(xié)議，支持多模塊內存池化，為超級計算機與云端服務(wù)器提供超過(guò)TB級虛擬內存池。 多維度賦能：從芯片到系統的全棧協(xié)同 Cadence的解決方案覆蓋從芯片設計到系統集成的全鏈路優(yōu)化： 物理設計革新：RRG53220 PMIC芯片集成液冷優(yōu)化模塊，適配高功耗場(chǎng)景下的熱管理需求； 仿真加速工具鏈：Cerebrus AI驅動(dòng)芯片設計平臺與Clarity 3D Solver電磁仿真工具協(xié)同，將仿真周期從數天壓縮至分鐘級； 生態(tài)兼容性：已與英特爾至強6處理器、NVIDIA GPU完成聯(lián)合驗證，確保與主流CPU和加速器的無(wú)縫對接。 應用場(chǎng)景： AI訓練：支持數百TB級參數模型的高速吞吐，降低數據傳輸延遲； 科學(xué)計算：助力基因測序、氣象模擬等超算任務(wù)突破傳統內存瓶頸； 云計算：通過(guò)內存共享降低服務(wù)器TCO，提升虛擬機密度。 行業(yè)反響：內存架構的代際革新 瑞薩電子、美光等企業(yè)近期相繼推出12800MT/s MRDIMM芯片組（參見(jiàn)瑞薩2024年11月發(fā)布），而Cadence的IP方案首次將這一技術(shù)集成至完整系統層面。 市場(chǎng)分析指出： 性能壁壘突破：DDR5 MRDIMM Gen2的普及或將推動(dòng)數據中心從“內存墻”邁向“算力自由”。 生態(tài)競爭升級：繼SK海力士CXL DRAM方案后，Cadence的入局加速內存與互連技術(shù)的融合創(chuàng )新。 生態(tài)綁定深化：Cadence通過(guò)與臺積電、瀾起等企業(yè)的深度合作，構建涵蓋芯片、IP、工具鏈的閉環(huán)生態(tài)。 未來(lái)展望：通往20000MT/s的演進(jìn)之路 Cadence聯(lián)席CEO陳立武（Lip-Bu Tan）表示：“12800MT/s是DDR5 MRDIMM的重要里程碑，但我們的目標不止于此。下一代17600MT/s MRDIMM研發(fā)已進(jìn)入EDA工具驗證階段，預計2026年落地�！� 據Yole預測，到2028年，AI與HPC領(lǐng)域對MRDIMM的需求復合增長(cháng)率將達67%，Cadence憑借IP與方案全棧能力，有望占據核心話(huà)語(yǔ)權。 |
