|
MicroBlaze是一款基于構造的的嵌入式微處理器，它的顯著(zhù)優(yōu)勢在于能滿(mǎn)足復雜應用的需求，在除了運行簡(jiǎn)單的通用應用以外，還能運行操作系統。 設計人員能夠在當前所有的賽靈思架構中實(shí)施MicroBlaze軟處理器，在不同產(chǎn)品系列間實(shí)現方便的轉換，具有很高的靈活性。但是，MicroBlaze系統設計不僅要在70多種參數中選擇，而且還要借助一系列功能強大的嵌入式工具，如果應用只需要簡(jiǎn)單的微控制器，這種設計方法反倒不實(shí)用。 
但是，利用適當的技術(shù)，用戶(hù)可以開(kāi)發(fā)構造簡(jiǎn)單的預配置MicroBlaze微控制器，并方便快捷地將其添加到任何FPGA設計中�？蓪⒖刂破鞯膶�(shí)例直接加入HDL。用戶(hù)能在標準的FPGA設計流程中直接使用，無(wú)須特殊的腳本或復雜的步驟。僅需三個(gè)文件即可啟動(dòng)設計工作，包括兩個(gè)硬件實(shí)施文件和一個(gè)軟件定義文件。這種方法使工程師不用學(xué)習或者只需很少量的學(xué)習就能快速啟動(dòng)FPGA嵌入式設計工作。 在ISE 11.1中啟動(dòng)MicroBlaze軟件開(kāi)發(fā)工作，可使用獨立的軟件開(kāi)發(fā)套件(SDK)進(jìn)行C和C++應用的創(chuàng )建和調試，而無(wú)須全面的嵌入式開(kāi)發(fā)套件 (EDK)。 微控制器預配置了兩種選項，UART和調試。表1顯示了根據微控制器配置不同而給出的各種FPGA系列的尺寸估算值。此外，Virtex器件使用了兩個(gè)Block RAM，而Spartan器件使用四個(gè)Block RAM。對應用代碼進(jìn)行調試后，用戶(hù)即可移除調試選項，以減小控制器的尺寸。例如，Spartan-6微控制器僅需要220個(gè)切片。 微控制器概覽 簡(jiǎn)單MicroBlaze微控制器包含的組件有32位MicroBlaze處理器、8KB RAM/ROM、帶64KB尋址空間的32位用戶(hù)接口、中斷支持、可選UART，以及可選的JTAG調試接口。圖1顯示了系統方框圖。
圖1 SMM由MicroBlaze處理器、存儲器及接口組成 根據需要以及實(shí)施工具允許的范圍，時(shí)鐘輸入可高可低。有效高電平復位輸入與輸入時(shí)鐘內部同步。中斷輸入信號可提供中斷支持，微控制器提供服務(wù)時(shí)用中斷確認輸出進(jìn)行確認。此外，簡(jiǎn)單的地址映射用戶(hù)接口也同步于時(shí)鐘，支持用戶(hù)定制。圖2顯示了用戶(hù)接口的時(shí)序�？蓪⒆止潌⒂糜糜谧止澓桶胱质聞�(wù)處理。
圖2 簡(jiǎn)單的地址映射用戶(hù)接口同步于時(shí)鐘 用于可對16位寬的軟件映射地址總線(xiàn)進(jìn)行解碼，以將不同的定制接口或外設連接至微控制器。在插入片選(Chip Select)兩個(gè)時(shí)鐘周期后對讀取數據進(jìn)行采樣。 一些預配置的版本可提供串行16450 UART選項。波特率在軟件中進(jìn)行編程，以保持UART獨立于時(shí)鐘輸入。調試選擇可使用內部FPGA資源，并直接連接至FPGA JTAG接口，從而通過(guò)常規FPGA下載線(xiàn)纜實(shí)現應用調試。 FPGA設計流程 FPGA設計流程遵循如圖3所示的標準ISE FPGA實(shí)施流程�？稍贔PGA設計中的任何層級級別上通過(guò)Verilog或VHDL創(chuàng )建微控制器實(shí)例。使用兩個(gè)與硬件相關(guān)的文件微控制器網(wǎng)表 (smm.ngc)和Block RAM存儲器映射文件(smm.bmm)即能完成FPGA的實(shí)施，用戶(hù)既不必費心學(xué)習新的工具，也不用使用復雜的腳本流程。FPGA嵌入式設計從未如此的簡(jiǎn)單易行。微控制器配置之間的切換非常簡(jiǎn)單，只需替換所需的網(wǎng)表文件，然后重新實(shí)施FPGA即可。
圖3 FPGA設計流程遵循標準的ISE FPGA實(shí)施流程，無(wú)須新工具或腳本 運行實(shí)施工具后，將額外生成一個(gè)文件，指示微控制器所使用(smm_bd.bmm)的Block RAM的物理位置。 軟件應用設計流程 單個(gè)軟件描述文件(smm.xml)包含了啟動(dòng)微控制器應用開(kāi)發(fā)工作所需的全部信息。開(kāi)發(fā)可獨立于FPGA設計流程進(jìn)行，甚至在任何FPGA設計實(shí)施之前就能啟動(dòng)。 從ISE 11.1開(kāi)始，SDK作為獨立選項提供，其包含完成軟件應用設計所需的全部工具、驅動(dòng)器、程序庫以及實(shí)用程序等。 圖4 顯示了以軟件定義文件開(kāi)始的標準的SDK開(kāi)發(fā)流程。微控制器的地址空間包括8KB的RAM與用戶(hù)接口，在選擇UART選項的情況下，還包括UART寄存器空間。
圖4 SDK開(kāi)發(fā)流程始于軟件定義文件 設計實(shí)例 下面介紹一個(gè)LCD控制器參考設計實(shí)例，這種設計綜合采用了簡(jiǎn)單MicroBlaze微控制器的各種特性。LCD控制器非常適用于小型微控制器實(shí)施，因為其硬件接口較慢，也比較簡(jiǎn)單，初始化序列較長(cháng)，而且需要大量字符代碼。 通過(guò)綜合采用HDL和C代碼，設計可將消息輸出至電路板上的字符LCD屏。 HDL可處理硬件接口，而軟件則負責初始化和控制LCD屏。 LCD模塊的時(shí)序較慢，但同時(shí)需要指令或數據之間的較大延遲。例如，清空顯示的指令需要1.52ms的延遲，然后才能發(fā)出下一個(gè)指令或數據。部分指令需要40μs的延遲，其他的延遲則需要1μs。 我們可在C語(yǔ)言代碼中用while回路來(lái)處理延遲問(wèn)題，不過(guò)這樣做不夠準確，而且還會(huì )影響編譯器的優(yōu)化。更好的選擇是在FPGA中創(chuàng )建軟件可載入的32位計數器，以便在到達編程的延遲時(shí)觸發(fā)控制器中斷。 MicroBlaze寫(xiě)入地址0x10，以根據用戶(hù)接口數據總線(xiàn)上的數據啟動(dòng)定時(shí)器。MicroBlaze隨后將等待中斷，以繼續執行。 MicroBlaze寫(xiě)入用戶(hù)接口地址0x0會(huì )觸發(fā)LCD控制器硬件接口，硬件接口的時(shí)序由HDL處理。用戶(hù)接口數據總線(xiàn)可捕獲指令或數據值。按鈕輸入能夠連接至用戶(hù)接口地址0x20。 FPGA設計包括頂級模塊、LCD硬件時(shí)序模塊以及軟件可尋址可編程定時(shí)器。此外，文件還包括簡(jiǎn)單MicroBlaze微控制器的示例，運行頻率為66MHz。 C語(yǔ)言應用包含在單個(gè)文件中。該代碼不僅可實(shí)現MicroBlaze中斷、初始化LCD屏幕、管理不同的延遲情況、打印雙線(xiàn)LCD、等待按鈕輸入，同時(shí)還可清空屏幕并輸出新的消息。 微控制器的定制 由于微控制器采用MicroBlaze構建而成，因此設計人員將能獲得許多標準的外設和選項，以定制嵌入式系統。用戶(hù)可能希望部署不同的FPGA架構或添加更多主存儲器、浮點(diǎn)單元或標準的SPI或I2C外設。 定制既定的系統需要EDK。它包括眾多作為嵌入式項目的不同配置，可根據用戶(hù)要求進(jìn)行修改。例如，如果需要16KB的存儲器而不是標準的 8KB存儲器，那么用戶(hù)可以打開(kāi)EDK項目，修改MicroBlaze RAM空間并生成新的網(wǎng)表、Block RAM存儲器和軟件描述文件。用戶(hù)隨后即可將新的文件添加至ISE和SDK項目中。 誠然，雖然簡(jiǎn)單的MicroBlaze微控制器不能滿(mǎn)足所有嵌入式設計的需要，但對于需要簡(jiǎn)單微控制器來(lái)高效提供控制功能的用戶(hù)來(lái)說(shuō)確實(shí)是非常好的選擇。此外，其還為希望共享和發(fā)布EDK設計的團隊提供了一種定則，那就是無(wú)論嵌入式設計的尺寸大小，僅需三個(gè)文件就能完成整個(gè)實(shí)施工作。 有關(guān)簡(jiǎn)單MicroBlaze控制器概念的更多信息，可以參見(jiàn)賽靈思應用手冊XAPP1141，網(wǎng)址為：http://www.xilinx.com/support/do ... _notes/xapp1141.pdf。 作者：賽靈思公司 Christophe Charpentier |
