|
作者: Dean Smith 時(shí)鐘抖動(dòng)有幾種不同的類(lèi)型和測量方法，以及相應的規格指標，但大多數硬件設計人員沒(méi)有時(shí)間去研究這些，因為對于電路板設計師而言，時(shí)鐘抖動(dòng)規格指標的細微差別似乎是微不足道的瑣碎之事。設計師往往更把精力集中在眼前較重大的設計任務(wù)，以?xún)?yōu)先級順序這些是針對FPGA邏輯、微處理器綜合體、數據層面交換結構、控制層面交換架構、RF信號鏈路、電源、互連互通問(wèn)題、設計仿真、建模等設計任務(wù)。 因此，設計人員必須假定來(lái)自各個(gè)芯片廠(chǎng)商的參考時(shí)鐘抖動(dòng)規格指標與他們預期使用的這些器件相關(guān)，并且這些規格指標已經(jīng)被完全和正確地確定。 但如果沒(méi)有一些基本準則可循，設計師可能會(huì )指定過(guò)高的時(shí)鐘抖動(dòng)要求，導致采用更昂貴的時(shí)鐘器件并增大不必要的物料成本(BOM)�；蛘叱霈F更糟糕的情況，針對某特定應用，把時(shí)鐘抖動(dòng)要求降低，相應的錯誤可能會(huì )超出給定應用可接受的誤差率水平。這種情況只能在產(chǎn)品開(kāi)發(fā)周期后期在對最初原型板進(jìn)行性能指標測試時(shí)才可以發(fā)現，因此很可能會(huì )影響最終產(chǎn)品的發(fā)布時(shí)間。 最根本的檢查點(diǎn) 設計師要考慮的第一個(gè)也是最根本的檢查點(diǎn)是確定針對特定應用最相關(guān)的時(shí)鐘抖動(dòng)類(lèi)型。表1總結了根據應用類(lèi)型的一些抖動(dòng)分類(lèi)，以及相應的規格指標限定。 表1：與應用相關(guān)的抖動(dòng)。 
周期抖動(dòng)是可以最直觀(guān)理解的抖動(dòng)類(lèi)型，它簡(jiǎn)單地指與周期理想值(或平均值)的偏差，是同步接口和邏輯設計相關(guān)的抖動(dòng)類(lèi)型，應用案例包括與同步存儲器端接的微處理器接口，或FPGA內部的同步狀態(tài)機設計。 隨著(zhù)時(shí)鐘周期縮短或擴大，可以對同步設計的建立時(shí)間或者保持時(shí)間產(chǎn)生巨大影響，這也是為什么周期抖動(dòng)與這些類(lèi)型的應用相關(guān)的原因。 高頻抖動(dòng)，尤其是相鄰周期(C2C)抖動(dòng)，是與擴頻時(shí)鐘相關(guān)的抖動(dòng)類(lèi)型。擴頻時(shí)鐘有意誘發(fā)低頻抖動(dòng)來(lái)減輕電磁干擾(EMI)，這些都是傳統上消費電子產(chǎn)品所擔心的。但是，由于擴頻是低頻率抖動(dòng)，它不會(huì )影響相鄰周期抖動(dòng)測量。出于這個(gè)原因，相鄰周期抖動(dòng)規格指標可用于量化擴頻時(shí)鐘的抖動(dòng)性能。 仔細分析頻域抖動(dòng) 重要的是要特別注意頻域抖動(dòng)以及它在高速串行通信中的適用性。具體來(lái)說(shuō)，針對高速串行/解串器(SerDes)設計的參考時(shí)鐘抖動(dòng)要求應該詳盡。頻域抖動(dòng)是最不被理解的抖動(dòng)類(lèi)型，因此也最容易導致出現一些常見(jiàn)的電路板設計缺陷。 圖1所示為一個(gè)通過(guò)頻譜分析儀生成的相位噪聲(PN)曲線(xiàn)，頻譜分析儀可捕獲時(shí)鐘信號的頻譜內容，因此有助于了解時(shí)鐘抖動(dòng)的頻率特性。這對于說(shuō)明相位擾動(dòng)的隨機性也很有幫助，相位擾動(dòng)的隨機性意味著(zhù)隨機頻率擾動(dòng)，并且這反過(guò)來(lái)又意味著(zhù)隨機周期擾動(dòng)。
圖1：相位噪聲(PN)曲線(xiàn)常用來(lái)表示頻域中的時(shí)鐘抖動(dòng)。 因此，PN曲線(xiàn)代表的是隨機時(shí)鐘周期抖動(dòng)，但是在頻域。從數學(xué)上看，它是時(shí)鐘信號的噪聲(即抖動(dòng))相對于在特定基頻頻率偏差下的時(shí)鐘基頻F0的強度。 在特定頻率偏差下的抖動(dòng)強度可以表明該抖動(dòng)值多長(cháng)時(shí)間發(fā)生一次，因此一個(gè)PN曲線(xiàn)表明一個(gè)特定的隨機頻率偏差多長(cháng)時(shí)間發(fā)生一次。抖動(dòng)強度與載波的比值以dBc/Hz表示，dBc/Hz值越低越好，意味著(zhù)更小的抖動(dòng)強度。 均方根(RMS)相位抖動(dòng)是由PN曲線(xiàn)外推得到的抖動(dòng)量化值，它不能與時(shí)域抖動(dòng)規格指標的RMS周期抖動(dòng)混淆。轉換的RMS相位抖動(dòng)值在很大程度上是一個(gè)積分函數，其值取決于根據該PN曲線(xiàn)下的區域面積。 但是這個(gè)面積需要由一個(gè)積分區間來(lái)界定，或者被通常稱(chēng)為“遮罩(Mask)”。Mask是與特定應用的傳遞函數而相關(guān)聯(lián)，其目的是限制或阻止抖動(dòng)量化值在一個(gè)頻率范圍內，該應用的傳遞函數不再進(jìn)行過(guò)濾。這意味著(zhù)，任何RMS相位抖動(dòng)要求必須由所關(guān)注的積分范圍限定。 一個(gè)PN曲線(xiàn)，以及相應的RMS相位抖動(dòng)量化值，是串行/解串器(SerDes)應用相關(guān)的時(shí)鐘抖動(dòng)類(lèi)型。同步數字體系(SDH)、同步光纖網(wǎng)絡(luò )(SONET)、以太網(wǎng)、PCI Express(PCIe)、串行RapidIO(SRIO)和SMPTE(美國電影電視工程師協(xié)會(huì ))等工業(yè)串行標準都利用這種時(shí)鐘抖動(dòng)類(lèi)型用于界定必要的參考時(shí)鐘抖動(dòng)。 作為參考，一個(gè)具有代表性的SerDes通信信道如圖2所示。鎖相環(huán)(PLL)是輸入時(shí)鐘抖動(dòng)固有的低通濾波器，這樣， 發(fā)射器(Tx)的SerDes時(shí)鐘倍增單元(CMU)PLL用作參考時(shí)鐘抖動(dòng)的低通濾波器。
圖2：一個(gè)具有代表性的高速串行通信信道。 此時(shí)鐘的高頻抖動(dòng)不被轉移到該PLL的輸出，因此，不會(huì )對SerDes的輸出抖動(dòng)產(chǎn)生任何影響。這個(gè)Tx CMU鎖相環(huán)的低通濾波器特征確定了所感興趣積分頻帶的上限轉角頻率(corner frequency)。 以類(lèi)似的方式，用于接收器SerDes參考時(shí)鐘由內部接收器SerDes CMU鎖相環(huán)倍乘。該時(shí)鐘然后用于基于相位內插器的時(shí)鐘和數據恢復(CDR)電路，其可作為參考時(shí)鐘抖動(dòng)的高通濾波器。 因此，這個(gè)時(shí)鐘的低頻抖動(dòng)不會(huì )傳遞到用于CDR的相位對準器輸出。接收器相位內插器的高通濾波器特征確定了感興趣積分頻帶的下限轉角頻率。 所有這些效應會(huì )界定具體串行標準的SerDes傳遞函數，以及那些確定感興趣的頻帶或者M(jìn)ask，例如用于10G以太網(wǎng)的1.875MHz到20MHz的頻帶。 芯片廠(chǎng)商的規格指標并不一致 除了許多不同的抖動(dòng)類(lèi)型和細微差別，芯片制造商如何為他們的器件確定所需的時(shí)鐘抖動(dòng)也有很多的不確定性。 SerDes芯片廠(chǎng)商為他們的元件確定所需的參考時(shí)鐘抖動(dòng)，但是物理層、FPGA和處理器等器件規格指標則不一定與行業(yè)串行接口標準的方法學(xué)和測量細節等保持一致。 例如，大部分網(wǎng)絡(luò )通信標準(如千兆以太網(wǎng)，10千兆以太網(wǎng)等)指定峰-峰(P2P)值總抖動(dòng)作為一個(gè)單位間隔(UI)的百分比，其中一個(gè)UI在給定串行標準中相當于時(shí)間域1比特間隔。但是峰-峰值總抖動(dòng)UI實(shí)際上是一個(gè)SerDes眼圖關(guān)閉(eye closure)規格指標，以符合可接受的比特誤碼率(BER)，根據工業(yè)串行標準其通常是10-12。 這些標準并沒(méi)有界定總抖動(dòng)UI預算有多少被分配給互連、光學(xué)、串行解串器，或驅動(dòng)SerDes的參考時(shí)鐘。其結果是，電路板設計人員只能聽(tīng)命于芯片供應商以及在他們的數據表中規定的參考時(shí)鐘抖動(dòng)。通常，這些規格指標都過(guò)于保守，把大多數抖動(dòng)預算給予了集成的SerDes，為需要驅動(dòng)SerDes的參考時(shí)鐘只留下少許。 使問(wèn)題更加復雜的是，來(lái)自時(shí)鐘芯片廠(chǎng)商的抖動(dòng)規格指標可能是模糊的，也不一定完整。一些供應商對于時(shí)鐘產(chǎn)品的描述(specmanship)建立在不適當規格指標和測量結果基礎上，通常不適合于目標應用，對于給定的規格指標會(huì )產(chǎn)生不一致并缺失關(guān)鍵的限定。 常見(jiàn)的抖動(dòng)陷阱 對于電路板設計人員來(lái)說(shuō)，有許多容易導致錯誤的陷阱。本節會(huì )擴展來(lái)討論一些下面列出的常見(jiàn)陷阱的更多詳細信息： *P2P隨機抖動(dòng)規格指標沒(méi)有針對目標應用BER限定 *把針對通信應用而設計的時(shí)鐘抖動(dòng)規格指標和方法學(xué)應用于PCIe端口 *PN曲線(xiàn)生成時(shí)關(guān)斷雜散波以便滿(mǎn)足總相位抖動(dòng)要求( 通過(guò)使用隨機RMS相位抖動(dòng)測量忽略了確定性抖動(dòng)) *抖動(dòng)的測量/確定僅僅是針對器件，而不是針對給定應用(如整數模式下的w/內置 MultiSynth分頻器)的案例配置 *添加RMS相位抖動(dòng)(Additive RMS phase jitter)的測量作為輸入和輸出抖動(dòng)之間的簡(jiǎn)單差值，而不是輸入和輸出抖動(dòng)平方差的平方根值 例如，圖3所示隨機周期抖動(dòng)的高斯分布裙邊會(huì )無(wú)限延伸下去，這是因為隨機抖動(dòng)沒(méi)有邊界，因此，實(shí)際測量P2P周期抖動(dòng)絕對最大值并不現實(shí)。然而，在高斯分布上超過(guò)一個(gè)點(diǎn)的抖動(dòng)可以給定一個(gè)概率。 BER依特定應用而定，并且通常用于此目的。
圖3：隨機周期抖動(dòng)的高斯分布裙邊無(wú)限延伸。 沒(méi)有芯片供應商提供的可接受的BER，P2P周期抖動(dòng)規格指標毫無(wú)意義。然而，這個(gè)限定往往難以從器件的數據表中看到。對于給定的應用，如果已知道可接受的BER，該給定應用的RMS周期抖動(dòng)之后可以計算出來(lái)。所以，重要的是設計者必須要知道他們應用的正確BER。此外，請注意這種方法不是針對于周期抖動(dòng)，因為它可用于計算各種類(lèi)型的RMS抖動(dòng)。作為例子，一個(gè)RMS相位抖動(dòng)的計算如下所示： 考慮到10GE PHY需要的隨機相位抖動(dòng)UI=0.18 UI ... 因為比特率是10.3125Gbps，1 UI=96.9pS ...假定給定應用可接受的BER是10-12 那么，所需的相應RMS相位抖動(dòng)的計算公式為： [(0.18)*(96.9pS)]÷(14.069) = 1.24pS PCIe已經(jīng)成為通信應用普遍的控制層面接口，以太網(wǎng)物理層等器件集成PCIe端口用于連接帶外的控制層面微處理器(micro)。至少一個(gè)著(zhù)名的以太網(wǎng)PHY廠(chǎng)商已經(jīng)為他們的PCIe參考時(shí)鐘確定RMS相位抖動(dòng)，其方式類(lèi)似于在同樣器件中他們?yōu)橐蕴W(wǎng)端口確定RMS相位抖動(dòng)，通過(guò)由頻譜分析儀所產(chǎn)生的相位噪聲曲線(xiàn)進(jìn)行有效地外延。但是，這種方式不符合PCIe標準抖動(dòng)方法，如圖4中可詳細說(shuō)明。
圖4： 針對PCIe標準測量參考時(shí)鐘抖動(dòng)的7個(gè)步驟。 按照PCIe標準測量參考時(shí)鐘抖動(dòng)的基本步驟如下： （假定為常見(jiàn)模式時(shí)鐘） 1） 用示波器（高取樣率）得到所測周期時(shí)間的初始數據記錄 2） 通過(guò)每個(gè)數據點(diǎn)減去平均值來(lái)計算針對每個(gè)周期的‘周期誤差’ 3） 通過(guò)對每個(gè)周期的周期誤差進(jìn)行累積求和，從而轉化為‘相位誤差’ ……得到您的有效‘初始’相位誤差 4） 通過(guò)快速傅里葉變換（FFT）轉變到頻域 5） 把特定的遮罩（mask）應用于感興趣的標準，Gen1，Gen2，或者Gen3 6） 進(jìn)行快速傅里葉逆變換(iFFT)操作再變換到時(shí)域 ……得到‘過(guò)濾的’相位誤差 7） 根據適當的標準誤碼率（BER）要求把RMS相位抖動(dòng)轉換為峰值到峰值抖動(dòng) ……10-12誤碼率，通過(guò)RMS的14X乘法器得到相應的峰值到峰值抖動(dòng) 相反，PCIe方法是采用示波器測量得到的原始周期樣本，然后應用FFT、濾波器和iFFT步驟來(lái)得出適當的RMS相位抖動(dòng)測量。重要的是要注意到這兩種不同的方法可以產(chǎn)生完全不同的結果。 因此，設計人員可能會(huì )誤認為設計的時(shí)鐘器件達到或超過(guò)了PCIe參考時(shí)鐘抖動(dòng)規格指標或者標準，但是這些器件卻不足以驅動(dòng)PCIe端口，原因是這些PHY廠(chǎng)家采用了不同的方法和/或過(guò)濾器來(lái)確定所需的參考時(shí)鐘抖動(dòng)。 如先前所討論的，P2P總抖動(dòng)(UI)是特定于SerDes的數據信號。這包括確定性和隨機抖動(dòng)對于數據信號眼圖的貢獻。人們普遍認為，在SerDes鏈路的確定性抖動(dòng)很大程度上與鏈路本身和其他系統障礙有關(guān)。 隨機抖動(dòng)主要可歸因于SerDes外部參考時(shí)鐘和SerDes內部的PLL。但我們知道，參考時(shí)鐘也具有一定量的確定性抖動(dòng)。此外，許多PHY供應商的數據表并沒(méi)有區分列出驅動(dòng)他們SerDes參考時(shí)鐘的隨機與確定性抖動(dòng)要求。由于這些原因，另一種常見(jiàn)的設計陷阱是使用PN曲線(xiàn)來(lái)量化時(shí)鐘器件的總相位抖動(dòng)，其中包括確定性抖動(dòng)，但雜散被關(guān)斷 (雜散是“周期性雜散噪聲”的簡(jiǎn)寫(xiě)，代表了時(shí)鐘的確定性抖動(dòng))。此確定性抖動(dòng)可來(lái)源于電路板設計本身和/或時(shí)鐘芯片，串擾、電磁干擾(EMI)、開(kāi)關(guān)電源噪聲、和PLL小數反饋分頻器都可以是這種確定性抖動(dòng)的來(lái)源。 對于圖5中所示的PN曲線(xiàn)例子，其特殊的電路板設計使在PLL輸出端測得顯著(zhù)的雜散內容。不幸的是，這些雜散噪聲處在該應用感興趣的12kHz至20MHz積分范圍內。因此，參考時(shí)鐘的總相位抖動(dòng)已經(jīng)超出了SerDes芯片供應商的規格指標，結果是較高的BER。采用EMI嗅探器(sniffer)分析這些問(wèn)題的根本原因，發(fā)現這種雜散的內容可追溯到用于給PLL供電的同步降壓開(kāi)關(guān)穩壓器，通過(guò)電路板布局修改和無(wú)源元件的變化可以減輕這一問(wèn)題。
圖5：具有雜散噪聲的 PN曲線(xiàn)示例。 然而，某些雜散內容來(lái)自PLL時(shí)鐘器件本身。重要的是要記住，任何時(shí)鐘合成器可以產(chǎn)生許多不需要的和與差頻率，它們的強度可能很大足以顯著(zhù)出現在PN曲線(xiàn)上。 當今優(yōu)秀的PLL設計都采用先進(jìn)的硅設計技術(shù)。這些進(jìn)展有助于減少內在產(chǎn)生的隨機和確定性(雜散)抖動(dòng)。但對于抖動(dòng)關(guān)鍵的板載時(shí)鐘，設計師需要義不容辭地與定時(shí)器件廠(chǎng)商驗證給定的時(shí)鐘器件其相應的相位抖動(dòng)規格指標是基于雜散導通時(shí)得到的PN曲線(xiàn)。 一個(gè)流程圖讓你步入正軌 圖6中所示的流程圖旨在針對具體應用把電路板設計人員引導到正確的抖動(dòng)規格指標，從而正確地選擇時(shí)鐘芯片。
圖6：流程圖有助于針對您的應用來(lái)確定正確的抖動(dòng)。 首先要確定應用類(lèi)型。它是一個(gè)同步接口或同步邏輯設計、一個(gè)微處理器參考時(shí)鐘規格指標或擴頻時(shí)鐘、一個(gè)高速串行通信或串行/解串器設計？在許多電路板設計中，往往所有這些應用類(lèi)型都需要進(jìn)行處理，而且它們都有不同的抖動(dòng)要求。 對于同步接口或同步邏輯設計，所涉及的應該是周期抖動(dòng)。你是從P2P周期抖動(dòng)規格指標開(kāi)始工作嗎？如果是這樣，那么你需要確定兩個(gè)關(guān)鍵限定：首先，按照JEDEC(電子器件工程聯(lián)合委員會(huì ))，你在使用的芯片P2P周期抖動(dòng)是基于10K樣本大小。其次，芯片供應商為您提供針對他們規格指標的假定BER。有了這兩個(gè)限定，就可以得出一個(gè)相應的RMS周期抖動(dòng)規格指標以便選擇適當的時(shí)鐘器件。 如果它是一個(gè)消費類(lèi)電子產(chǎn)品的應用來(lái)實(shí)現擴頻，那么你可能需要使用相鄰周期抖動(dòng)規格指標。按照JEDEC標準，假定相鄰周期抖動(dòng)是在跨越連續1000個(gè)周期進(jìn)行測定。你需要確認是不是這種情況，之后你會(huì )有一個(gè)有效的相鄰周期抖動(dòng)規格指標來(lái)確定相應的時(shí)鐘芯片。 如果它是一個(gè)高速串行通信設計，那么你應該首先詢(xún)問(wèn)是否串行標準采用了傳統的擴展頻譜分析儀方法來(lái)量化相位噪聲。此外，重要的是要注意PHY廠(chǎng)商針對規格指標到底提供了什么，是P2P總抖動(dòng)UI，還是P2P隨機抖動(dòng)UI？ 需要記住的是RMS只針對于隨機抖動(dòng)，需要將隨機抖動(dòng)要求被BER乘數相除以便得到相應的RMS隨機抖動(dòng)UI。對于隨機抖動(dòng)，你可以使用一個(gè)關(guān)斷雜散的PN曲線(xiàn)，通過(guò)積分得到RMS相位抖動(dòng)值。但是，如果采用一個(gè)接通雜散的PN曲線(xiàn)來(lái)得到確定性抖動(dòng)，然后在Mask積分，那么得到的相應值不再是RMS，而是總的相位抖動(dòng)。 該流程圖的目的是針對您的應用引導您通過(guò)一個(gè)系統化的途徑來(lái)確定正確的抖動(dòng)，流程的設計是專(zhuān)門(mén)用來(lái)避免在本文中詳細介紹的常見(jiàn)電路板設計陷阱。 一個(gè)有用的時(shí)鐘器件規格指標應該能夠描繪出不同的輸出結構和每個(gè)結構的相應抖動(dòng)能力，它還可以針對本文中介紹的不同抖動(dòng)類(lèi)型提供規格指標，使設計人員可以為他們的特定應用做好限定。作為一個(gè)例子，可以考慮圖7中所示的通用頻率轉換器(UFT)。
圖7：IDT8T49N28X通用頻率轉換器。 這種可配置的時(shí)鐘器件有幾個(gè)先進(jìn)的功能，非常適合于通信線(xiàn)路卡(line-card)應用。它能夠以單一器件提供令人印象深刻的高性能(例如低相位噪聲)和靈活性。為了實(shí)現這種靈活性，該器件采用了一種混合有基于整數和分數的輸出分頻器，具有為每個(gè)輸出類(lèi)型對應的RMS相位抖動(dòng)差值，詳見(jiàn)本器件規格指標。此外，該器件的數據表按照之前提到的PCISIG方法學(xué)，以一個(gè)單獨的表格突出了PCIe相位抖動(dòng)性能，從而注意到了該串行接口標準中方法學(xué)的差異。 重要的是要認識到，一個(gè)可配置時(shí)鐘數據表并不能夠覆蓋所有的應用案例情況。因此，鼓勵設計人員針對特定的應用案例去尋求相應的抖動(dòng)性能，因為其結果可能略有不同。 作者介紹： Dean Smith是IDT公司的高級現場(chǎng)應用工程師，他擁有羅徹斯特理工學(xué)院(Rochester Institute of Technology)的電子工程學(xué)士(BSEE)學(xué)位。通過(guò)電子郵件dean.smith@idt.com可與Dean Smith聯(lián)系。 |
