Verilog數字系統設計-RTL綜合、測試平臺與驗證(第二版)

發(fā)布時(shí)間：2010-7-28 15:24 發(fā)布者：techieboy

關(guān)鍵詞： RTL , verilog , 數字系統

【原書(shū) 名】 Verilog Digital System Design 2 edition
【原出版社】 McGraw-Hill Professional
【作　　者】(美)Zainalabedin Navabi
【譯　　者】李廣軍;陳亦歐;李林;竇恒

本書(shū)主要講述基于IEEE Std 1364—2001版本的Verilog硬件描述語(yǔ)言，著(zhù)重講述了如何Verilog進(jìn)行數字系統的設計、驗證及綜合。根據數字集成電路設計的工程需求，本書(shū)重點(diǎn)關(guān)testbench的設計編寫(xiě)、驗證和測試技術(shù)，深入講述基于VerilogHDL的開(kāi)關(guān)級、門(mén)級、寄存器傳輸(RTL)、行為級和系統級建模技術(shù)，從而使讀者能盡快掌握硬件電路和系統的高效Verilog編程技術(shù)。書(shū)中把RTL描述、電路綜合和testbench驗證測試技術(shù)緊密結合，給出了多個(gè)從設計描述到驗證的RTL數字電路模塊和系統的設計實(shí)例。

本書(shū)的設計與講解由淺入深，對于A(yíng)SIC設計工程師來(lái)說(shuō)，本書(shū)是一本非常好的自學(xué)教材，既適合高年級本科生作為教材，也適合研究生第一年的課程需求。作為本科生和研究的數字系統設計知識和計算機組織結構知識的補充，本書(shū)也很有價(jià)值。

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part1.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part2.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part3.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part4.rar (7.63 MB)

Verilog 數字系統設計—RTL綜合、測試平臺與驗證(第二版).part5.rar (1.94 MB)

本文地址：http://selenalain.com/thread-17538-1-1.html 【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布，目的在于傳遞和分享信息，并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責；文章版權歸原作者及原出處所有，如涉及作品內容、版權和其它問(wèn)題，我們將根據著(zhù)作權人的要求，第一時(shí)間更正或刪除。