|
快速原型設計初啟及與Palladium Z1企業(yè)級硬件加速器的一致性，幫助用戶(hù)提前啟動(dòng)軟件開(kāi)發(fā) 楷登電子（美國 Cadence 公司）今日宣布，憑借Cadence Protium S1 FPGA原型驗證平臺，晶晨半導體（Amlogic）成功縮短其多媒體系統級芯片（SoC）設計的上市時(shí)間�；赑rotium S1平臺，晶晨加速實(shí)現了軟/硬件（HW/SW）集成流程，上市時(shí)間較傳統軟硬件集成工藝縮短 2 個(gè)月。如需了解Protium S1 FPGA原型設計平臺的詳細內容，請訪(fǎng)問(wèn)www.cadence.com/go/protium-s1。 晶晨是Protium S1平臺測試的早期參與者之一，期間受益于平臺獨有的設計實(shí)現和原型驗證加速能力，可以比以往更早啟動(dòng)SoC設計的軟件開(kāi)發(fā)。同時(shí)，平臺助設計師加快Linux和安卓操作系統的啟動(dòng)速度，并在一天內完成安兔兔評測（AnTuTu benchmark）。 “使用Protium S1平臺，我們可以同時(shí)執行多個(gè)設計實(shí)例，提高生產(chǎn)力”，晶晨半導體軟件工程總監Jerry Cao表示�！按送�，該平臺與Cadence Palladium Z1企業(yè)級硬件仿真加速器共享同一個(gè)通用編譯流程，我們可以充分利用現有Cadence驗證環(huán)境，保持平臺間的功能一致性，進(jìn)一步提高效率�！� Protium S1 FPGA原型驗證平臺是助用戶(hù)實(shí)現早期軟件開(kāi)發(fā)的下一代平臺，初始啟動(dòng)（bring-up）時(shí)間較傳統FPGA原型設計平均縮短80%。Protium S1平臺是Cadence驗證套件的全新產(chǎn)品，全面符合Cadence的“系統設計實(shí)現”創(chuàng )新戰略。該戰略旨在協(xié)助系統和半導體企業(yè)以更高的效率打造具有競爭力的終端產(chǎn)品。 |
