|
Everspin在磁存儲器設計制造和交付給相關(guān)應用方面的知識和經(jīng)驗在半導體行業(yè)中是獨一無(wú)二的。Everspin擁有600多項有效專(zhuān)利和申請的知識產(chǎn)權，在平面內和垂直磁隧道結（MTJ）STT-MRAM位單元的開(kāi)發(fā)方面均處于市場(chǎng)領(lǐng)先地位。本篇文章介紹Everspin MRAM優(yōu)化系統能耗。 與EEPROM或閃存相比，諸如MRAM之類(lèi)的技術(shù)可以顯著(zhù)降低系統總能耗。對于許多無(wú)線(xiàn)和便攜式應用程序，尤其是在不斷增長(cháng)的物聯(lián)網(wǎng)中，能源預算（一段時(shí)間內消耗的總功率）是至關(guān)重要的組成部分。在計算設計的功耗預算時(shí)，工程師通常會(huì )查看設備的額定功耗。但是，其他因素也可能起作用。例如，對于非易失性存儲器，寫(xiě)電流遠高于讀或待機電流。因此，在對功耗敏感的應用中，尤其是在需要頻繁進(jìn)行內存寫(xiě)入的系統中，需要考慮寫(xiě)入時(shí)間。與EEPROM或閃存相比，MRAM之類(lèi)的技術(shù)具有快速寫(xiě)入和上電寫(xiě)入時(shí)間，可以顯著(zhù)降低系統總能耗。在本文中，我們比較了使用閃存的典型數據采集系統的系統能耗，EEPROM或MRAM。 總體而言，比較表明： •非易失性存儲器的寫(xiě)入時(shí)間是導致整個(gè)系統能耗的主要因素。因此MRAM的較短寫(xiě)入時(shí)間實(shí)際上可以減少總能耗。 •使用具有MRAM的電源門(mén)控架構，可以進(jìn)一步降低系統能耗，因為其更快的上電寫(xiě)入時(shí)間可使MRAM待機功耗降低到零。 典型系統 圖1中的示意圖代表低壓差穩壓器（LDO），微控制器（MCU），非易失性存儲器和去耦電容器，通常用于數據采集應用，例如醫療監視器，數據記錄器等。其他系統組件，例如因為沒(méi)有考慮傳感器及其功耗。 假定該MCU處于低功耗睡眠狀態(tài)，并且具有定期喚醒以進(jìn)行數據采集。所獲取的數據存儲在非易失性存儲器中，然后系統返回到睡眠狀態(tài)。 我們將非易失性存儲器與SPI接口進(jìn)行比較，僅查看寫(xiě)操作，這些操作通常比讀操作消耗更多的功率。由于寫(xiě)命令，WREN位和兩個(gè)地址字節的開(kāi)銷(xiāo)，可寫(xiě)的數據字節數比SPI總線(xiàn)上的字節數少四倍。寫(xiě)入非易失性存儲器的字節數被選擇為4和46�？赡茏钣锌赡苁撬膫�(gè)，代表一個(gè)數據采集樣本的存儲。同時(shí)，使用1.0uF去耦電容器供電時(shí)，可寫(xiě)入MRAM的最佳數據量為46。 電源門(mén)控注意事項 快速計算表明，電源門(mén)控時(shí)，去耦電容非常重要。從零開(kāi)始對電容器充電的能量非常重要。 EEPROM可以直接通過(guò)標準微控制器的I / O（通常為4 mA）供電。結果，使用了一個(gè)0.1μF的小電容去耦.MRAM和閃存需要的電流比標準MCU I / O所能提供的電流更多。因此，需要更大的去耦電容，以便閃存或MRAM可以利用存儲在設備中的能量運行。 寫(xiě)操作的階段 非易失性存儲器的能耗是在寫(xiě)操作的各個(gè)階段計算得出的（圖2）： 上升時(shí)間：在此階段，我們假設所有能量都進(jìn)入去耦電容器，并且非易失性存儲器消耗的能量可以忽略不計。 上電時(shí)間：一旦VDD上的電壓超過(guò)閾值，就需要一個(gè)小的延遲（tPU）來(lái)使MRAM準備就緒，而對于EEPROM或閃存則不需要。在此階段，我們假設MRAM消耗數據手冊備用規格中所示的電流。 寫(xiě)入時(shí)間：在此階段，非易失性存儲器消耗數據手冊有效規格中所示的電流。假設3.3V系統的容差為±10％，則I / O上的最低電壓可能為3.3V – 10％= 2.97V。此電壓2.97 V用于計算。 |
