全球領(lǐng)先的半導體設計、驗證和制造軟件及知識產(chǎn)權(IP)供應商新思科技有限公司(Synopsys, Inc., 納斯達克股票市場(chǎng)代碼:SNPS)日前宣布:即日起推出面向多種180納米工藝技術(shù)的DesignWare® AEON®非易失性存儲器(NVM)知識產(chǎn)權(IP)。這些產(chǎn)品包括數次可編程(FTP)IP 、射頻識別(RFID)IP多次可編程(MTP)IP和可擦可編程只讀存儲器(EEPROM)多次可編程(MTP)IP等多種IP解決方案。Synopsys提供的DesignWare AEON NVM IP可面向多種領(lǐng)先工藝技術(shù)并具有100多種不同的存儲配置,并且這些IP都符合相應的業(yè)界規范。DesignWare AEON NVM IP在標準CMOS工藝技術(shù)上進(jìn)行實(shí)施時(shí),無(wú)需額外的掩膜或工藝步驟要求;因此,它們成為了無(wú)線(xiàn)、RFID、模擬和混合信號SoC設計的理想之選。 Synopsys豐富的MTP和FTP NVM IP解決方案組合可為多樣化的終端應用提供優(yōu)化的電氣性能,這些應用包括精確模擬設計中的性能修調和校準、超低功耗無(wú)線(xiàn)應用中的數據存儲、或者是實(shí)時(shí)數據記錄應用的高耐用性等。這些解決方案幫助設計師降低了將NVM IP集成到各種SoC設計中的成本和風(fēng)險。 DesignWare AEON嵌入式NVM IP的一個(gè)主要優(yōu)點(diǎn)是它不需要高壓生成電路——通過(guò)標準的CMOS技術(shù)就能完成所有的編程和再編程工作,從而無(wú)需額外的掩膜和工藝轉換。這使得這些設計在一個(gè)單一核心電源上就能工作,并由此除去了為NVM編程而單獨產(chǎn)生一個(gè)高電壓信號和支持高電壓I/O焊盤(pán)所引起的多種復雜情況。此外,DesignWare AEON NVM IP支持的溫度范圍超越了行業(yè)標準,針對商用和工業(yè)產(chǎn)品可高達125°C,在汽車(chē)產(chǎn)品中可支持高達150°C,這可確保設計師開(kāi)發(fā)出能夠承受?chē)揽凉に、電壓和溫度變化的、堅固耐用的SoC產(chǎn)品。這些DesignWare AEON產(chǎn)品可確保設計師選擇最佳配置,從而幫助他們實(shí)現各種應用SOC的功耗、性能和面積優(yōu)化。 · AEON/FTP Trim:該解決方案是各種模擬和混合信號SoC設計的理想選擇,相對于一次性可編程(OTP)方案,它可有效地利用面積(在低于0.07 mm2面積上可容納256位數據),并提供高達100次的寫(xiě)入周期和更大的靈活性。 · AEON/MTP RFID:定位于各種RFID和無(wú)線(xiàn)SoC設計,這款超低功耗解決方案可提供高達1000次的寫(xiě)入周期,讀操作電壓可低至1.0V。 · AEON/MTP EEPROM:完全符合汽車(chē)級標準(AEC-Q100),這款產(chǎn)品在高達150°C的高溫下可支持高達100萬(wàn)個(gè)寫(xiě)入周期。 “Verayo擁有專(zhuān)利的硅芯片‘DNA’技術(shù)——物理層防克隆功能(Physical Unclonable Functions ,PUF)技術(shù),為RFID芯片安全驗證解決方案提供了具有不可克隆性的物理層安全技術(shù),這種安全驗證方案針對各種移動(dòng)和近距離無(wú)線(xiàn)通信(NFC)應用。為保證RFID芯片的設計成功,Verayo借助經(jīng)實(shí)際工藝驗證的第三方IP顯得非常重要,這可確保能夠滿(mǎn)足我們嚴苛的成本和功能要求!盫erayo首席執行官Eric Deprat說(shuō),“在我們最新的混合信號RFID芯片中實(shí)施Synopsys DesignWare AEON NVM IP,可為我們的解決方案提供更多附加價(jià)值,諸如客戶(hù)可編程性和大幅改善的設計性能和面積,同時(shí)降低集成風(fēng)險并幫助我們抓住機會(huì )將產(chǎn)品快速上市! “無(wú)線(xiàn)和RFID公司正將180nm工藝作為低成本和高性能的節點(diǎn),以向下一代消費電子和汽車(chē)的芯片設計提供差異化的特性和功能! Synopsys公司IP和系統市場(chǎng)副總裁John Koeter說(shuō):“帶有可重編程NVM IP技術(shù)的芯片發(fā)貨量已經(jīng)超過(guò)30億片,并且目前已完全經(jīng)過(guò)180nm工藝節點(diǎn)驗證,Synopsys為SoC設計師們提供了一個(gè)面向功耗、面積和性能優(yōu)化的、已經(jīng)驗證過(guò)的解決方案, 不僅可以降低他們的集成風(fēng)險,還能加速上市時(shí)間! 供貨 面向180nm工藝技術(shù)的DesignWare AEON 嵌入式 NVM IP現在已可向幾家領(lǐng)先的晶圓代工廠(chǎng)商供貨。DesignWare AEON 嵌入式 NVM IP也適用于領(lǐng)先的65nm到250nm工藝技術(shù)。 |