|
作者：Rambus 緩沖芯片市場(chǎng)營(yíng)銷(xiāo)副總裁 John Eble 回顧2020年，在新基建的驅動(dòng)下，數據中心正迎來(lái)發(fā)展的新契機。這一趨勢加速推動(dòng)了DDR向更快、更高效的新一代產(chǎn)品迭代，國內各大廠(chǎng)商紛紛布局DDR5內存并力推其廣泛商業(yè)化。2020年7月14日，JEDEC發(fā)布了DDR5 SDRAM標準，標志著(zhù)整個(gè)行業(yè)即將向DDR5服務(wù)器雙列直插式內存模塊（DIMM）過(guò)渡。DDR5內存帶來(lái)了一系列重要改進(jìn)，有望幫助下一代服務(wù)器實(shí)現更好的性能和更低的功耗。以下是DDR5內存的五大亮點(diǎn)。 數據傳輸速率提升至6.4 Gb/s 內存帶寬的需求增長(cháng)是永無(wú)止境的，而DDR5可滿(mǎn)足對速度的不懈追求。DDR4 DIMM在1.6 GHz時(shí)鐘頻率下數據傳輸速率最高可達3.2 Gb/s，相比之下，最初版本的DDR5就將帶寬提高了50%，達到4.8 Gbps。DDR5內存的速率最終將比DDR4內存高出一倍，達到6.4 Gbps。在新增判決反饋均衡器（DFE）等新功能后，DDR5可實(shí)現更高的I/O速度。 更低的電壓帶來(lái)更低的功耗 DDR5內存的第二大改良是工作電壓（VDD）有所下降，進(jìn)而帶來(lái)功耗的相應降低。采用DDR5之后，DRAM、緩沖芯片寄存時(shí)鐘驅動(dòng)器（RCD）和數據緩沖器（DB）的供電電壓從1.2V下降到1.1V。不過(guò)，設計人員在設計產(chǎn)品時(shí)也需要注意，工作電壓（VDD）降低也意味著(zhù)抗干擾裕量會(huì )變得更小。 全新的供電架構 DDR5內存的第三大改良是供電架構，這也是其中的一項重要變化。DDR5 DIMM將電源管理從主板轉移到了內存模塊本身，通過(guò)板載一個(gè)12V電源管理集成電路（PMIC）確保更加精細的系統電源負載。該電路會(huì )輸出1.1V的工作電壓（VDD），借助更好的板載電源控制優(yōu)化信號的完整性和抗干擾能力。 通道架構更新 DDR5的另一大變化是采用了全新DIMM通道架構。DDR4 DIMM的總線(xiàn)為72位，由64個(gè)數據位和8個(gè)糾錯碼位組成。采用DDR5后，每個(gè)DIMM模塊都有兩個(gè)通道。每個(gè)通道均為40位寬：包括32個(gè)數據位，8個(gè)糾錯碼位。雖然數據位寬與上一代相同，總數都是64位，但DDR5的兩個(gè)通道彼此獨立，可提高內存訪(fǎng)問(wèn)效率。此外，DDR5帶來(lái)了同一內存塊刷新的新特性。這一命令允許對每一內存塊組的一個(gè)內存塊進(jìn)行刷新，而所有其他內存塊保持打開(kāi)狀態(tài)，以繼續正常操作。因此，使用DDR5不僅意味著(zhù)速率的大幅提升，其更高的效率還會(huì )放大數據速率提升所帶來(lái)的優(yōu)勢。 在DDR5 DIMM架構中，DIMM模塊左右兩側各有一個(gè)獨立的40位寬通道，兩個(gè)通道共用寄存時(shí)鐘驅動(dòng)器。DDR4中，寄存時(shí)鐘驅動(dòng)器每側提供兩個(gè)輸出時(shí)鐘。而在DDR5中，寄存時(shí)鐘驅動(dòng)器每側提供四個(gè)輸出時(shí)鐘。最大密度的DIMM可配備4個(gè)DRAM存儲器組，每5個(gè)DRAM存儲器（單面，半通道）為一組，可接收自己對應的獨立時(shí)鐘。每個(gè)單面半通道模塊對應一個(gè)獨立時(shí)鐘的架構能夠優(yōu)化信號完整性，有助于解決VDD降低所導致的抗干擾裕量減小問(wèn)題。 更高容量 支持更高容量的DRAM模組是DDR5內存的第五大亮點(diǎn)。利用DDR5緩沖芯片DIMM，服務(wù)器或系統設計人員可以在單裸片封裝模式下中使用高達64Gb的DRAM容量。而DDR4在單裸片封裝（SDP）模式下僅支持最高16Gb的DRAM容量。DDR5支持諸如片上糾錯碼、錯誤透明模式、封裝后修復和讀寫(xiě)CRC校驗等功能，并支持更高容量的DRAM模組，這也意味著(zhù)更高的DIMM容量。因此，DDR4 DIMM在單裸片封裝下的最大容量為64 GB，而DDR5 DIMM在單裸片封裝下的容量則高達256 GB，是DDR4的四倍。 綜合優(yōu)勢 DDR5在其前代產(chǎn)品DDR4的基礎上進(jìn)行了重大改進(jìn)和優(yōu)化，并在新的內存標準中引入了與提高速度和降低電壓相關(guān)的多種設計考慮，從而引發(fā)了新一輪的信號完整性挑戰。設計人員將需要確保主板和DIMM能夠處理更高的信號速度，并在執行系統級仿真時(shí)檢查所有DRAM位置的信號完整性。所幸的是，Rambus等供應商提供的DDR5內存接口芯片能夠有效降低主機內存信號負載，在不犧牲時(shí)延性能的前提下，使DIMM上的DRAM具有更高的速度和更大的容量。 值得慶幸的是，Rambus的DDR5寄存器時(shí)鐘驅動(dòng)器（RCD）改善了從主機內存控制器發(fā)送到DIMM的命令和地址信號（CA）的信號完整性。其兩個(gè)通道的總線(xiàn)都通向寄存時(shí)鐘驅動(dòng)器，然后呈扇形散開(kāi)到DIMM的兩側，有效減少了主機內存控制器觀(guān)察到的CA總線(xiàn)負載。Rambus的DDR5數據緩沖（DB）芯片將減少數據總線(xiàn)上的有效負載，從而在不犧牲時(shí)延性能的情況下，使DIMM上的DRAM具有更大的容量。 作為享譽(yù)業(yè)界的信號完整性（SI）和電源完整性（PI）領(lǐng)導者，在過(guò)去30余年中Rambus始終致力于為市場(chǎng)上最高性能的系統提供解決方案。Rambus DDR5內存接口芯片組可幫助設計人員充分利用DDR5的優(yōu)勢，應對更多數據、全新CA總線(xiàn)和更高時(shí)鐘速度帶來(lái)的信號完整性挑戰。 |
