|
西門(mén)子數字化工業(yè)軟件日前宣布推出下一代 Veloce 硬件輔助驗證系統，可以快速驗證高度復雜的下一代集成電路（IC）設計。該系統是業(yè)內首個(gè)完整的集成式解決方案，將一流的虛擬平臺、硬件仿真和 FPGA 原型驗證技術(shù)融于一身，為應用硬件輔助驗證的新方法奠定了堅實(shí)基礎。 Veloce 硬件輔助驗證系統中的新產(chǎn)品包括： • 用于虛擬平臺/軟件激活驗證的 Veloce HYCON（HYbrid CONfigurable）。Veloce HYCON 提供了一種創(chuàng )新技術(shù)，能夠幫助客戶(hù)為其下一代 SoC（System-on-Chip）設計和部署復雜的混合仿真系統。 • Veloce Strato+ — Veloce Strato 硬件仿真器的容量升級版本。憑借可擴展至 150 億門(mén)電路的領(lǐng)先能力，Veloce Strato+ 不僅具備業(yè)內最高的總處理容量，同時(shí)能夠將其與最快的協(xié)同模型帶寬和可見(jiàn)性速度相結合，發(fā)揮最大功用。 • Veloce Primo 企業(yè)級 FPGA 原型驗證系統。這是一款自主研發(fā)的企業(yè)原型設計解決方案，其結合了業(yè)界領(lǐng)先的運行性能與快速的原型起動(dòng)。 • Veloce proFPGA 桌面 FPGA 原型驗證系統。Veloce proFPGA 系列產(chǎn)品采用模塊化的容量方案，可以根據不同的容量需求提供相應的可擴展性。¬ 此次發(fā)布的系統高度集成，為硬件輔助驗證方法的發(fā)展方向設立了新標準。該系統可以簡(jiǎn)化并優(yōu)化驗證周期，同時(shí)能夠降低驗證成本，以此將硬件、軟件和系統驗證的智能數字化提至更高水平。 這種無(wú)縫管理驗證周期方法強調在驗證周期的早期階段去運行市場(chǎng)特定的實(shí)際工作負載、框架和基準測試，以進(jìn)行功耗和性能分析。通過(guò)這樣的方式，客戶(hù)可以在開(kāi)發(fā)初期構建虛擬的 SoC 模型并進(jìn)行整合，在 Veloce Strato+ 上運行實(shí)際的固件和軟件，從而深入了解硬件的最低層。隨后，客戶(hù)可以將相同的設計轉移到 Veloce Primo 中，以更接近實(shí)際系統的速度運行，藉此驗證軟件/硬件接口并執行應用程序級軟件。為了使這種方法盡可能高效，Veloce Strato+ 和 Veloce Primo 使用相同的 RTL、相同的虛擬驗證環(huán)境、相同的交易器（transactor）和模型，能夠最大限度地重用驗證材料、環(huán)境和測試內容，進(jìn)而為無(wú)縫方法的實(shí)施提供必要基礎。 Siemens EDA 高級副總裁兼總經(jīng)理 Ravi Subramanian 表示：“隨著(zhù)我們進(jìn)入新的半導體景氣周期，以軟件為中心的 SoC 設計帶來(lái)了功能性驗證系統的根本改變，以滿(mǎn)足更高需求。下一代 Veloce 系統應運而生，這是西門(mén)子不斷投資、專(zhuān)注于客戶(hù)需求的直接成果，現在我們可以為客戶(hù)提供一個(gè)完整的集成系統，為未來(lái)十年制定了清晰的技術(shù)路線(xiàn)圖。此次產(chǎn)品的發(fā)布標志著(zhù)我們正在建立新的系統標準，使其能夠滿(mǎn)足計算、存儲、人工智能/機器學(xué)習、5G、網(wǎng)絡(luò )和汽車(chē)等不同行業(yè)的驗證要求�！� Veloce 硬件輔助驗證系統得到擴展的關(guān)鍵所在 芯片、系統和軟件設計方面的創(chuàng )新，使得 Veloce Strato+ 實(shí)現了 2017 年推出 Veloce Strato 平臺時(shí)發(fā)布的容量路線(xiàn)圖。由于全新專(zhuān)有的 2.5D 芯片 — Crystal 3+ 的創(chuàng )新設計與制造，使系統容量比之前的 Veloce Strato 系統提高了 1.5 倍。這一創(chuàng )新使 Veloce Strato+ 能夠以 150 億門(mén)電路的容量占據仿真市場(chǎng)的領(lǐng)先地位，這是當今市場(chǎng)上最高的有效容量，現已被多家 Veloce Strato+ 客戶(hù)采用。 AMD 企業(yè)院士兼方法架構師 Alex Starr 表示：“AMD 在晶片驗證和確認解決方案中采用了 Veloce 仿真平臺。我們開(kāi)發(fā)的高性能設計需要使用可擴展、可靠、創(chuàng )新的仿真解決方案，我們十分高興能夠與西門(mén)子合作，在 AMD 率先部署大容量 Veloce Strato+ 系統。此外，我們也非常高興看到我們第二代和第三代 AMD EPYC 處理器可以用于 Veloce Strato 和 Veloce Strato+ 平臺。這兩個(gè)處理器系列的高性能可以為 Veloce 生態(tài)系統及包括 AMD 在內的客戶(hù)帶來(lái)更高的設計生產(chǎn)力�！� Veloce Strato 系統還增加了 AMD EPYC 7003 系列作為合資格處理器，這些新處理器可以作為 Veloce Strato 系統的運行主機和協(xié)同模型主機。 Veloce Primo 和 Veloce proFPGA 是目前業(yè)界最強大、最通用的 FPGA 原型解決方案。企業(yè)級 FPGA 原型系統 Veloce Primo 可提供出色的性能，容量能夠擴展至 320 個(gè) FPGA，并在軟件工作負載、設計模型和前端編譯技術(shù)方面，采用與 Veloce Strato 一致的工作模型。這種硬件仿真和原型驗證之間的基本一致性將有助于降低驗證成本，通過(guò)使用正確工具將仿真和原型驗證彼此互補，可在最短的周期內獲得最佳結果。Veloce Primo 還支持虛擬（仿真卸載）和 ICE（In-Circuit Emulation）使用模型，可在兩種模式下保持準確的時(shí)鐘比率，實(shí)現最高性能。 Arm 設計服務(wù)高級總監 Tran Nguyen 表示：“各行各業(yè)不斷增長(cháng)的計算需求意味著(zhù)更短的上市時(shí)間，西門(mén)子的 Veloce Primo 企業(yè)級 FPGA 原型解決方案能夠幫助 Arm 迅速解決設計問(wèn)題，并實(shí)現驗證目標，使我們的生態(tài)系統可以開(kāi)發(fā)出基于 Arm 的高質(zhì)量 SoC，從而加速創(chuàng )新步伐�！� 賽靈思核心垂直市場(chǎng)高級總監 Hanneke Krekels 表示：“我們很高興看到西門(mén)子為 FPGA 原型驗證市場(chǎng)推出 Veloce Primo。賽靈思與西門(mén)子建立了長(cháng)期的客戶(hù)與合作伙伴關(guān)系，我們業(yè)界領(lǐng)先的 Virtex UltraScale+ VU19P 最新設備可以助力西門(mén)子的這款新產(chǎn)品組合實(shí)現優(yōu)秀的可擴展性和容量�！� 西門(mén)子同時(shí)與 Pro Design 簽訂了一項 OEM 協(xié)議，使 Veloce proFPGA 為 Veloce 硬件輔助驗證系統提供了世界一流的成熟桌面平臺。Veloce proFPGA 系列產(chǎn)品采用模塊化的容量方案，可采用 Intel Stratix 10 GX 10M 和 Virtex UltraScale+ VU19P 的高端 FPGA，滿(mǎn)足從 4000 萬(wàn)門(mén)到 8 億門(mén)的多種容量擴展需求。 Pro Design 首席執行官 Gunnar Scholl 表示：“proFPGA 系列的先進(jìn)技術(shù)可為當今的人工智能/機器學(xué)習、5G 和數據中心 ASIC 設計的驗證工作帶來(lái)諸多優(yōu)勢。我們對于 FPGA 桌面原型設計市場(chǎng)的經(jīng)驗、見(jiàn)解和策略正在獲得認可，我們期待此次與西門(mén)子的合作能夠加速雙方在這一領(lǐng)域的市場(chǎng)滲透�！� 供應情況 全套 Veloce 硬件輔助驗證系統現已上市，目前已被全球的領(lǐng)先客戶(hù)廣泛使用。 |
