|
來(lái)源：半導體產(chǎn)業(yè)縱橫 1956年是公認的人工智能元年。這一年，在美國漢諾斯小鎮寧靜的達特茅斯學(xué)院中，舉行了一場(chǎng)影響深遠的研討會(huì )。在這次研討會(huì )上，參會(huì )成員討論了多項在當時(shí)的計算機技術(shù)水平都還沒(méi)有解決的問(wèn)題。在這次頭腦風(fēng)暴式的會(huì )議中，“人工智能”的概念第一次被提出，人工智能正式被看作一個(gè)獨立的研究領(lǐng)域。 但受限于當時(shí)的計算機算力的限制，人工智能（Artificial Intelligence，簡(jiǎn)稱(chēng)AI）始終沒(méi)有走到前臺應用。隨著(zhù)摩爾定律的發(fā)展，芯片的集成度越來(lái)越高，計算能力也得到了空前的發(fā)展�？v觀(guān)人工智能的發(fā)展歷程，一個(gè)顯著(zhù)的特征就是算力與算法的共同進(jìn)步。得益于半導體制造技術(shù)的發(fā)展，AI的實(shí)現成為了可能。 隨著(zhù)近年來(lái)Chatgpt的大熱，AI迅速火出圈，引起了業(yè)界的極大關(guān)注，也激發(fā)了半導體產(chǎn)業(yè)對人工智能芯片的市場(chǎng)需求，全球迎來(lái)了一波以人工智能為引領(lǐng)的科技浪潮，也由此，人工智能被戲稱(chēng)為“第四次科技革命”。 實(shí)際上，除了當下火熱的Chatgpt等被應用于文本和圖像生產(chǎn)外，AI也正在賦能各行各業(yè)，比如半導體制造領(lǐng)域也逐漸引入了AI技術(shù)。 01 EDA工具與人工智能 Cadence副總裁、中國區總經(jīng)理汪曉煜認為，“摩爾定律推動(dòng)工藝提升，線(xiàn)寬縮小勢必帶來(lái)更復雜和更大規模的設計。盡管考慮經(jīng)濟效益，可以采用3DIC和先進(jìn)封裝設計，但對散熱、信號完整性、電磁效應、良率和可靠性都產(chǎn)生一系列的挑戰，基于傳統EDA設計流程已然難以應對挑戰�！� 汪曉煜指出，EDA工具需更快響應新需求，需要更進(jìn)一步的智能化，實(shí)現多運算、多引擎才能加快芯片迭代速度，支撐半導體業(yè)向后摩爾時(shí)代發(fā)展。利用LLM技術(shù)將生成式AI擴展到設計流程中，可以有效提升驗證和調試效率，加速從IP到子系統再到SoC level的代碼迭代收斂。 Cadence因此推出了JedAI平臺。通過(guò)JedAI平臺，設計流程可從大量數據中通過(guò)自主學(xué)習，不斷優(yōu)化，進(jìn)而最終減少設計人員的人工決策時(shí)間，大幅提升生產(chǎn)力，從而不斷地提升生產(chǎn)力。 通過(guò)JedAI平臺，Cadence將統一旗下各種AI平臺的大數據分析——包括Verisium驗證、Cerebrus實(shí)現和Optimality系統優(yōu)化，及其他第三方硅生命周期管理系統。利用JedAI平臺，用戶(hù)可以輕松管理設計復雜性越來(lái)越高的新興消費、超大規模計算、5G通信、汽車(chē)電子和移動(dòng)等相關(guān)應用�？蛻�(hù)在使用Cadence模擬/數字/PCB實(shí)現、驗證和分析軟件（甚至第三方應用）時(shí)，都可以通過(guò)JedAI平臺來(lái)統一部署其所有的大數據分析任務(wù)。 此外，Cadence的布局布線(xiàn)工具Innovus，里面也內置了AI 算法，以提升Floorplan的效率和質(zhì)量。Project Virtus，通過(guò)機器學(xué)習解決 EM-IR 和 Timing 之間的相互影響；還有 Signoff Timing 和 SmartLEC等工具，都嵌入了人工智能算法。 除Cadence外，Synopsys也在2020年推出了業(yè)界首個(gè)用于芯片設計的自主人工智能應用程序——DSO.ai (Design Space Optimization AI)。作為一款人工智能和推理引擎，DSO.ai能夠在芯片設計的巨大求解空間里搜索優(yōu)化目標。該解決方案大規模擴展了對芯片設計流程選項的探索，能夠自主執行次要決策，幫助芯片設計團隊以專(zhuān)家級水平進(jìn)行操作，并大幅提高整體生產(chǎn)力，從而在芯片設計領(lǐng)域掀起新一輪革命。 將AI技術(shù)與EDA工具結合，有兩個(gè)核心價(jià)值，首先是力圖讓EDA更加智能，減少重復且繁雜的工作，讓使用者用相同甚至更短時(shí)間設計出PPA更好的芯片；其次是大幅降低使用者的門(mén)檻，解決人才短缺的挑戰。 02 OPC與人工智能 除了在設計環(huán)節的EDA中大量使用了AI技術(shù)外，芯片制造環(huán)節也逐漸引入了人工智能技術(shù)。在半導體制造業(yè)中，人工智能尤其是機器學(xué)習有全面的應用場(chǎng)景，如裝備監控、流程優(yōu)化、工藝控制、器件建模、光罩數據校正、版圖驗證等等。 隨著(zhù)摩爾定律帶來(lái)的集成電路器件持續微縮，需要在晶圓片上制作出更小尺寸的圖形，這對晶圓圖案化（Wafer Patterning）帶來(lái)極大的挑戰，而其中光刻技術(shù)是晶圓圖案化的主要手段。但隨著(zhù)工藝制程的進(jìn)步，其實(shí)早在180納米技術(shù)節點(diǎn)上，隨著(zhù)光學(xué)圖像失真的日益嚴重光刻機的光學(xué)圖像分辨率就已經(jīng)跟不上工藝的發(fā)展了。為了補償光學(xué)圖像失真，業(yè)界引入了光學(xué)鄰近校正（OPC）技術(shù)來(lái)補償光學(xué)畸變效應。 實(shí)現OPC的方法主要有基于規則的OPC（Rule-Based OPC）和基于模型的OPC(Model-Based OPC)兩種。早期的基于規則的OPC,由于其簡(jiǎn)單和計算快速的特點(diǎn)被廣泛使用。然而這種方法需要人為制定OPC規則，隨著(zhù)光學(xué)畸變加劇，這些規則變得極為龐雜而難以延續。這時(shí)基于模型的OPC（Model Based OPC）應運而生。傳統的基于模型的OPC需要精準的光刻建模，一般包含光學(xué)建模和光刻膠建模兩個(gè)部分。通過(guò)光刻膠模型可以把光學(xué)圖像轉換為光刻膠圖形，而光刻膠模型直接決定了模型的精準度。 過(guò)去十年來(lái)，計算機技術(shù)的進(jìn)步使得深度學(xué)習大放異彩。卷積神經(jīng)網(wǎng)絡(luò )（CNN）已廣泛用于圖像處理上，OPC的研究人員也將該技術(shù)應用于光刻建模。隨著(zhù)人工智能最新的研究成果不斷在OPC領(lǐng)域得到應用，從兩層神經(jīng)網(wǎng)絡(luò )，到遷移學(xué)習乃至GAN，OPC領(lǐng)域已經(jīng)成為人工智能應用的試驗田。 03 缺陷檢測與人工智能 隨著(zhù)摩爾定律的發(fā)展，芯片生產(chǎn)工藝越來(lái)越復雜，芯片電路單元的尺寸越小，生產(chǎn)過(guò)程中就越容易出現各種缺陷。需要在生產(chǎn)過(guò)程中及早發(fā)現缺陷，及時(shí)排除缺陷原因，丟棄缺陷樣本，才能防止缺陷晶粒繼續加工，影響良率和生產(chǎn)率。 隨著(zhù)線(xiàn)寬的不斷縮小，曾經(jīng)無(wú)害的微小顆粒變成影響良率的缺陷，使得檢測與缺陷校正的難度日益增加。同樣地，3D晶體管的形成和多重工藝技術(shù)也帶來(lái)了細微變化，導致降低良率的缺陷成倍增加。 半導體晶圓的缺陷是多種多樣的，包括形貌缺陷（Topography），污染物（Contamination）, 晶體缺陷（Crystal Defect）等等。同時(shí)，半導體晶圓缺陷的不規則和細微性給晶圓缺陷檢測帶來(lái)了很大的困難。 半導體行業(yè)中缺陷檢測的方法目前主要有兩種：自動(dòng)光學(xué)檢測系統（Automatic Optic Inspection , AOI ）以及掃描電子顯微鏡檢測系統（Scanning Electron Microscope ,SEM）。 在自動(dòng)光學(xué)檢測方面，鑒于晶圓缺陷的不規則性，圖像傳感器獲取圖像后晶圓缺陷的目標檢測任務(wù)在使用傳統圖像處理算法進(jìn)行處理時(shí)往往無(wú)法兼顧所有可能出現的缺陷。而深度學(xué)習方法（基于CNN的圖像識別方法）對于圖像分類(lèi)和目標檢測的高性能表現，可以大大提升不規則的缺陷識別率，提升整體系統的性能和速度。 2021年，著(zhù)名的半導體設備企業(yè)AMAT便推出了基于大數據和人工智能的ExtractAI 。據了解，由應用材料公司數據科學(xué)家開(kāi)發(fā)的ExtractAI技術(shù)解決了最艱巨的晶圓檢測問(wèn)題，即：從高端光學(xué)掃描儀產(chǎn)生的數百萬(wàn)個(gè)有害信號或“噪音”中，迅速且精確地辨別降低良率的缺陷。ExtractAI技術(shù)可將由光學(xué)檢測系統生成的大數據與可對特定良率信號進(jìn)行分類(lèi)的電子束檢測系統進(jìn)行實(shí)時(shí)連接，從而推斷Enlight系統解決了所有晶圓圖的信號，將降低良率的缺陷與噪音區分開(kāi)來(lái)。ExtractAI技術(shù)能夠僅憑借對千分之一樣品的檢測，即可在晶圓缺陷圖上描繪所有潛在缺陷的特征。這樣就可以獲得一個(gè)可操作的已分類(lèi)缺陷晶圓圖，有效提升半導體節點(diǎn)發(fā)展速度、爬坡和良率。人工智能技術(shù)在大規模量產(chǎn)期間能夠適應和快速識別新的缺陷，隨著(zhù)掃描晶圓數量的增多，其性能和效率也在逐步提升。 在電子束方面，KLA在其2020年推出的eSL10電子束圖案化晶圓缺陷檢查系統便導入深度學(xué)習算法，將人工智能系統運用于其中。憑借其先進(jìn)的人工智能系統，eSL10能滿(mǎn)足IC制造商不斷發(fā)展的檢測要求，杜絕了對器件性能影響最關(guān)鍵的缺陷。 除了在制造環(huán)節的晶圓缺陷檢測外，AI技術(shù)也逐漸滲透到了封裝測試環(huán)節的缺陷檢測中。2020年，KLA推出了Kronos1190 晶圓級封裝檢測系統、ICOS F160XP 芯片分揀和檢測系統以及下一代的ICOS T3 / T7 系列封裝集成電路（IC）組件檢測及量測系統。新設備采用 AI 解決方案以提高良率和質(zhì)量并推動(dòng)半導體封裝創(chuàng )新。 總而言之，傳統上對光學(xué)和電子束缺陷圖像的檢測需要人工干預來(lái)驗證缺陷類(lèi)型。AI系統學(xué)習和適應，能夠快速分類(lèi)和識別缺陷，減少錯誤，并且不會(huì )減緩生產(chǎn)速度。 04 工藝開(kāi)發(fā)與人工智能 隨著(zhù)芯片從平面結構向三維結構等的升級，新器件新工藝推動(dòng)著(zhù)材料創(chuàng )新，人工智能在數據分析、機器學(xué)習等方面的強大能力，能夠加速半導體工藝的開(kāi)發(fā)過(guò)程，從而顯著(zhù)降低研發(fā)周期和成本。 目前英偉達開(kāi)發(fā)的cuLitho計算光刻庫已經(jīng)獲國際半導體設備、半導體制造廠(chǎng)等應用，加速2納米制程的芯片設計和生產(chǎn)開(kāi)發(fā)；泛林集團（Lam Research）通過(guò)人工智能加速了深度晶硅刻蝕。 2023年，Lam集團在《自然》上發(fā)表了一項研究，研究了在芯片制造工藝開(kāi)發(fā)中使用人工智能（AI）的潛力。 為了制造設計的每個(gè)芯片或晶體管，經(jīng)驗豐富且技術(shù)嫻熟的工程師必須首先創(chuàng )建一個(gè)專(zhuān)門(mén)的配方，概述每個(gè)工藝步驟所需的特定參數和排列。在硅晶圓上構建這些納米尺寸的器件需要數百個(gè)步驟。工藝步驟通常包括將材料薄層沉積到硅晶圓上并以原子級精度蝕刻掉多余材料的多個(gè)實(shí)例。半導體開(kāi)發(fā)的這一重要階段目前由人類(lèi)工程師完成，主要使用他們的直覺(jué)和“試錯”方法。由于芯片設計的每一個(gè)配方都是獨一無(wú)二的，并且有超過(guò) 100 萬(wàn)億種可能的選項可供整合，因此工藝開(kāi)發(fā)可能既費力又耗時(shí)且成本高昂，從而越來(lái)越減慢實(shí)現下一個(gè)技術(shù)突破所需的時(shí)間。 在Lam的研究中，機器和人類(lèi)參與者競相以最低的成本創(chuàng )建有針對性的工藝開(kāi)發(fā)配方，權衡了與測試批次、計量和管理費用相關(guān)的各種因素。該研究得出的結論是，雖然人類(lèi)擅長(cháng)解決具有挑戰性和開(kāi)箱即用的問(wèn)題，但混合人先、計算機后的策略可以幫助解決工藝開(kāi)發(fā)的繁瑣方面，并最終加速工藝工程創(chuàng )新。 未來(lái)智能集成電路制造將利用工廠(chǎng)中的連接性來(lái)推動(dòng)自動(dòng)化改進(jìn)。AI系統可以處理海量數據集，深入洞察趨勢和潛在偏差，并利用這些信息做出決策。 |
