搜索
熱門(mén)關(guān)鍵詞:
VxWorks
Lantiq
ARM
電阻
RFID
手機版
官方微博
微信公眾號
登錄
|
免費注冊
首頁(yè)
新聞
新品
文章
下載
電路
問(wèn)答
視頻
職場(chǎng)
雜談
會(huì )展
工具
博客
論壇
在線(xiàn)研討會(huì )
技術(shù)頻道:
單片機/處理器
FPGA
軟件/編程
電源技術(shù)
模擬電子
PCB設計
測試測量
MEMS
系統設計
無(wú)源/分立器件
音頻/視頻/顯示
應用頻道:
消費電子
工業(yè)/測控
汽車(chē)電子
通信/網(wǎng)絡(luò )
醫療電子
機器人
當前位置:
EEChina首頁(yè)
›
FPGA/CPLD
›
視頻
賽靈思1866 Mbps DDR3 外部存儲器接口性能演示
發(fā)布時(shí)間:2014-1-15 11:07 發(fā)布者:
eechina
關(guān)鍵詞:
DDR3
,
外部存儲器
賽靈思
Virtex-7 XT 和 HT
FPGA
是第一代集成符合PCI-E 3.0標準的硬 IP 核的賽靈思All Programmable 器件。Kintex™-7 和 Virtex-7 FPGA 均采用 1866 Mb/s DDR3 外部存儲器接口,可進(jìn)一步提高 PCI Express 系統的吞吐量。該演示使用了基于Kintex-7 325T FPGA 開(kāi)發(fā)板的中速級別器件。
本文地址:
http://selenalain.com/thread-125718-1-1.html
【打印本頁(yè)】
本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
相關(guān)文章
高速總線(xiàn)設計指導書(shū)
NXP I.MX-6UL核心板 開(kāi)發(fā)板
關(guān)于數Gpbs高速存儲器接口設計的分析
內存大討論:DDR4,DDR3,DDR2,DDR1及SDRAM各有何不同?
拆解Chromecast流媒體設備,35美元的谷歌硬件內有何乾坤?
基于FPGA的DDR3多端口讀寫(xiě)存儲管理系統設計
ALLIANCE新推出覆蓋1 GB,2 GB和4 GB密度的高速CMOS DDR3,78球和96球FBGA封裝
4C6678_K7_DDR3_VPX高速信號處理板
4C6678_K7_DDR3_VPX高速信號處理板
網(wǎng)友評論
高級模式
B
Color
Image
Link
Quote
Code
Smilies
您需要登錄后才可以發(fā)表評論
登錄
|
立即注冊
發(fā)表評論
貿澤電子有獎問(wèn)答視頻,答對領(lǐng)10元微信紅包
廠(chǎng)商推薦
Microchip視頻專(zhuān)區
Dev Tool Bits——使用MPLAB® Discover瀏覽資源
Dev Tool Bits——使用條件軟件斷點(diǎn)宏來(lái)節省時(shí)間和空間
Dev Tool Bits——使用DVRT協(xié)議查看項目中的數據
Dev Tool Bits——使用MPLAB® Data Visualizer進(jìn)行功率監視
貿澤電子(Mouser)專(zhuān)區
相關(guān)視頻
DDR測試教程-DDR3 Clock (Differential) (Dubbed)
10766
DDR測試教程-DDR3 Read Write Burst (Dubbed)
9982
DDR測試教程-DDR3 Separate (Dubbed)
9884
DDR測試教程-DDR3 CMD ADD (Dubbed)
9203
關(guān)于我們
-
服務(wù)條款
-
使用指南
-
站點(diǎn)地圖
-
友情鏈接
-
聯(lián)系我們
電子工程網(wǎng)
© 版權所有
京ICP備16069177號
| 京公網(wǎng)安備11010502021702
快速回復
返回頂部
返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页