|
隨著(zhù)嵌入式技術(shù)的發(fā)展，在一些高端的掌上設備中，都使用了Flash芯片，如Compaq的iPAQ、聯(lián)想的天祺系列等產(chǎn)品。但對于研發(fā)人員來(lái)說(shuō)，在開(kāi)發(fā)階段需要大量的程序調試，就意味著(zhù)要對F1ash進(jìn)行擦除和改寫(xiě)的工作，因此，如何對F1ash進(jìn)行在線(xiàn)編程是問(wèn)題的關(guān)鍵所在。本文介紹一種通過(guò)JTAG對Flash進(jìn)行的在線(xiàn)編程方法。 1 JTAG簡(jiǎn)介 JTAG(Joint Test Action Group)是1985年制定的檢測PCB和IC芯片的一個(gè)標準，1990年被修改后成為IEEE的一個(gè)標準，即IEEEll49．1-1990。通過(guò)這個(gè)標準，可對具有JTAG口芯片的硬件電路進(jìn)行邊界掃描和故障檢測。 具有JTAG口的芯片都有如下JTAG引腳定義： TCK--測試時(shí)鐘輸入； TDI--測試 數據輸入，數據通過(guò)TDI輸入JTAG口； TDO--測試數據輸出，數據通過(guò)TDO從JTAG口輸出； TMS--測試模式選擇，TMS用來(lái)設置JTAG口處于某種特定的測試模式。 可選引腳TRST一測試復位，輸入引腳，低電平有效。 含有JTAG口的芯片種類(lèi)較多，如CPU、DSP、CPLD等。 JTAG內部有一個(gè)狀態(tài)機，稱(chēng)為T(mén)AP控制器。TAP控制器的狀態(tài)機通過(guò)TCK和TMS進(jìn)行狀態(tài)的改變，實(shí)現數據和指令的輸入。圖1為T(mén)AP控制器的狀態(tài)機框圖。 2 JTAG芯片的邊界掃描寄存器 JTAG標準定義了一個(gè)串行的移位寄存器。寄存器的每一個(gè)單元分配給IC芯片的相應引腳，每一個(gè)獨立的單元稱(chēng)為BSC(Boundary-Scan Cell)邊界掃描單元。這個(gè)串聯(lián)的BSC在IC內部構成JTAG回路，所有的BSR(Boundary-Scan Register)邊界掃描寄存器通過(guò)JTAG測試激活，平時(shí)這些引腳保持正常的IC功能。圖2為具有JTAG口的IC內部BSR單元與引腳的關(guān)系。 3 jTAG在線(xiàn)寫(xiě)FIash的硬件電路設計和與PC的連接方式 以含JTAG接口的StrongARM SAlll0為例，Flash為Intel 28F128J32 16MB容量。SAlll0的JTAG的TCK、TDI、TMS、TDO分別接PC并口的2、3、4、11線(xiàn)上，通過(guò)程序將對JTAG口的控制指令和目標代碼從PC的并口寫(xiě)入JTAG的BSR中。在設計PCB時(shí)，必須將SAll10的數據線(xiàn)和地址線(xiàn)及控制線(xiàn)與Flash的地址線(xiàn)、數據線(xiàn)和控制線(xiàn)相連。因SAlll0的數據線(xiàn)、地址線(xiàn)及控制線(xiàn)的引腳上都有其相應BSC，只要用JTAG指令將數據、地址及控制信號送到其BSC中，就可通過(guò)BSC對應的引腳將信號送給Flash，實(shí)現對Flash的操作。JTAG的系統板設計和連線(xiàn)關(guān)系如圖3所示。 4 通過(guò)使用TAP狀態(tài)機的指令實(shí)行對FIash的操作 通過(guò)TCK、TMS的設置，可將JTAG設置為接收指令或數據狀態(tài)。JTAG常用指令如下： SAMPLE／PRELOAD--用此指令采樣BSC內容或將數據寫(xiě)入BSC單元； EXTEST--當執行此指令時(shí)，BSC的內容通過(guò)引腳送到其連接的相應芯片的引腳，我們就是通過(guò)這條指令實(shí)現在線(xiàn)寫(xiě)F1ash的； BYPASS--此指令將一個(gè)一位寄存器置于BSC的移位回路中，即僅有一個(gè)一位寄存器處于TDI和TDO之間。 在PCB電路設計好后，即可用程序先將對JTAG的控制指令，通過(guò)TDI送入JTAG控制器的指令寄存器中。再通過(guò)TDI將要寫(xiě)Flash的地址、數據及控制線(xiàn)信號入BSR中，并將數據鎖存到BSC中，用EXTEST指令通過(guò)BSC將數據寫(xiě)入Flash。 5 軟件編程 在線(xiàn)寫(xiě)Flash的程序用Turbo C編寫(xiě)。程序使用PC的并行口，將程序通過(guò)含有JTAG的芯片寫(xiě)入Flash芯片。程序先對PC的并口初始化，對JTAG口復位和測試，并讀F1ash，判斷是否加鎖。如加鎖，必須先解鎖，方可進(jìn)行操作。寫(xiě)Flash之前，必須對其先擦除。將JTAG芯片設置在EXTEST模式，通過(guò)PC的并口，將目標文件通過(guò)JTAG寫(xiě)入Flash，并在燒寫(xiě)完成后進(jìn)行校驗。程序主流程如圖4所示。 通過(guò)JTAG的讀芯片ID子程序如下: void id_command(void){ putp(1,0,IP)；／／Run-Test／Idle：使JTAG復位 putp(1,0,IP)；／／Run-Test／Idle putp(1,0,IP)；／／Run-Test／Idle putp(1,0,IP)；／／Run-Test／Idle putp(1,1,IP); putp(1,1,IP); ／／選擇指令寄存器 putp(1,0,IP); ／／捕獲指令寄存器 putp(1,0,IP); ／／移位指令寄存器 putp(0,0,IP); // SAlll0 JTAG口指令長(cháng)度5位， //IDCODE為01100 putp(1,0,IP); putp(1,0,IP); putp(0,0,IP); putp(0,0,1P); putp(0,1,IP); // 退出指令寄存器 putp(1,1,IP); // 更新指令寄存器，執行指令寄存器中的 // 指令 putp(1,0,IP); // Run-Test／Idle putp(1,0,IP); ／／Run-Test／Idle putp(1,0,IP); ／／Run-Test／Idle putp(1,1,IP); putp(1,0,IP); if(check-id(SAlll0ID)) error_out("failed tO read device ID for the SA-1110"); putp(1,1,IP)；／／退出數據寄存器 putp(1,1,IP)；／／更新數據寄存器 PUTP(1,0,IP); // Run-Test/Idle,使JTAG復位 putp(1,0,IP)；／／Run-Test／Idle putp(1,0,IP); ／／Run-Test／Idle} 6 電路設計和編程中的注意事項 ①F1ash芯片的WE、CE、OE等控制線(xiàn)必須與SAlll0的BSR相連。只有這樣，才能通過(guò)BSR控制Flash的相應引腳。 ②JTAG口與PC并口的連接線(xiàn)要盡量短，原則上不大于15 cm。 ③F1ash在擦寫(xiě)和編程時(shí)所需的工作電流較大，在選用系統的供電芯片時(shí)，必須加以考慮。 ④為提高對Flash的編程速度，盡量使TCK不低于6 MHz，可在編寫(xiě)燒寫(xiě)Flash程序時(shí)實(shí)現。 |
