cadence之器件原理封裝的提取

發(fā)布時(shí)間:2016-2-29 14:04    發(fā)布者:designapp
關(guān)鍵詞: cadence , capture , PCB
  有好幾個(gè)同事問(wèn)我cadence之capture中關(guān)于保存元器件封裝的問(wèn)題。
  我們知道,封裝庫的管理是非常重要的事情,是我們所有工程設計的基礎,封裝庫有一丁點(diǎn)的錯誤,可能辛苦幾個(gè)月的設計就白費了,比如:電源管腳、地管腳定義錯、地址線(xiàn)數據線(xiàn)接反、多定義管腳、少定義管腳等(原理圖封裝如此,PCB封裝也不例外),所以針對比較復雜的元器件,比如FPGA、CPU,動(dòng)輒上千個(gè)管腳,如果自己一個(gè)管腳一個(gè)管腳畫(huà)的話(huà),再加上核對的時(shí)間,可能需要一周時(shí)間,并且還容易出錯。這時(shí)候拿來(lái)主義就用到了,別人成熟的封裝,調試沒(méi)有問(wèn)題,我們用著(zhù)比較踏實(shí)。其實(shí)我們完全可以將別人的.olb庫文件拿來(lái)自己調用。有幾個(gè)同事直接拿來(lái)別人的.dsn原理圖文件,想從這個(gè)文件中提取封裝,但是總是不能成功,所以拿出來(lái)與大家分享。下圖中這個(gè)FPGA芯片為欲提取的元器件:
  


  首先點(diǎn)中該器件,右鍵點(diǎn)擊edit part,
  出現如下的界面:
  


  這個(gè)時(shí)候我們想將該器件存入到我們自己的原理庫里面,但是save as老是灰色的,不讓我們保存,好幾個(gè)同事問(wèn)我的時(shí)候都是這種情形,其實(shí)離成功只差一點(diǎn)點(diǎn),看我的:
  先不save as,而是點(diǎn)擊view->package,出現如下界面,可以看到所有的part都顯示出來(lái)了:


  這個(gè)時(shí)候再點(diǎn)一下save as,怎么樣,就可以看到可以讓存儲了,在彈出的對話(huà)框里選擇存儲路徑、準備存入的庫文件名稱(chēng)、以及自己給這個(gè)新器件的名字就可以了。
  怎么樣,看到這里,是不是自己也準備試一下啊,抓緊找個(gè)工程驗證一下吧!
                               
                                                               
                               
               
本文地址:http://selenalain.com/thread-161418-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页