|
JasperGold形式驗證平臺新應用Superlint和Clock Domain Crossing助邏輯設計人員將IP開(kāi)發(fā)時(shí)間縮短四周 楷登電子（美國Cadence公司）今日正式發(fā)布JasperGold 形式驗證平臺擴展版，引入高級形式化驗證技術(shù)的JasperGold Superlint和Clock Domain Crossing （CDC）應用，以滿(mǎn)足JasperGold形式驗證技術(shù)在RTL設計領(lǐng)域的簽核要求。較現有驗證解決方案，Superlint和CDC應用提高了IP設計質(zhì)量，后期RTL變更最高減少80%， IP開(kāi)發(fā)時(shí)間縮短4周。如需了解更多關(guān)于JasperGold技術(shù)用于RTL簽核的詳細內容，請參訪(fǎng)www.cadence.com/go/rtlsignoff。 當今設計變得更為龐大復雜，開(kāi)發(fā)在多個(gè)系統級芯片（SoC）中重復使用的強健IP，來(lái)提高設計人員生產(chǎn)力的需求日益突出。之前在網(wǎng)表實(shí)現階段的簽核檢查現在需要在RTL設計階段完成，但傳統的靜態(tài)lint和CDC工具無(wú)法有效保證高質(zhì)量的RTL代碼。 采用全新JasperGold形式化RTL 簽核技術(shù)，設計人員可以利用更加豐富的功能檢查和形式化智能調試來(lái)減少違例噪音，這正是目前最為緊迫的RTL簽核挑戰之一。通過(guò)與強大的JasperGold Visualize 調試環(huán)境充分集成，JasperGold Superlint和CDC應用利用成熟的形式化智能技術(shù)來(lái)提高RTL設計的調試效率。此外，兩個(gè)應用都整合了Cadence已有的形式化能力來(lái)增強各種過(guò)濾機制�，F在，設計人員可以在驗證和實(shí)現階段使用穩健、可復用、無(wú)CDC問(wèn)題的RTL代碼來(lái)實(shí)現簽核，不僅縮短了整體上市時(shí)間，還顯著(zhù)提高了設計質(zhì)量。 “日益緊張的項目進(jìn)度和IP質(zhì)量壓力讓高效RTL 簽核成為開(kāi)發(fā)的重要組成部分，”Cadence數字和簽核事業(yè)部及系統和驗證事業(yè)部高級副總裁兼總經(jīng)理Anirudh Devgan博士說(shuō)道�！盎诠J的JasperGold平臺，Cadence將其業(yè)界領(lǐng)先的形式驗證技術(shù)引入RTL簽核，幫助邏輯設計人員在更短的時(shí)間內開(kāi)發(fā)出更加穩健和可復用的IP代碼�！� Cadence全新的Superlint應用集成了傳統RTL linting和形式驗證功能，通過(guò)RTL自動(dòng)生成最完整的功能檢查集。同樣，在Cadence JasperGold形式模擬器或Xcelium 并行模擬器環(huán)境下，CDC應用為嚴格的CDC驗證提供亞穩態(tài)插入流程，實(shí)現更完整的簽核。 客戶(hù)認可 “ARM一年前就已經(jīng)采納了JasperGold Superlint應用，成功改進(jìn)RTL 簽核，縮短產(chǎn)品上市時(shí)間。通過(guò)在設計期間提前數周發(fā)現錯誤，后期RTL變更大幅減少，并在功能驗證階段節省更多時(shí)間�！� ——ARM技術(shù)服務(wù)事業(yè)部副總裁兼總經(jīng)理霍布森•布爾曼（Hobson Bullman） “JasperGold CDC應用幫助我們在RTL簽核早期即可發(fā)現CDC的功能性及結構性問(wèn)題并完成糾錯，提高了設計質(zhì)量，每個(gè)IP的設計和驗證可以節省2-4周�！� ——STMicroelectronics設計經(jīng)理大衛•維森佐尼（David Vincenzoni） 針對RTL簽核， 全新JasperGold Superlint和CDC應用創(chuàng )新地擴展了Cadence驗證套件。新應用支持Cadence系統設計實(shí)現戰略（SDE），協(xié)助系統和半導體公司更高效地創(chuàng )建完整、差異化的終端產(chǎn)品。驗證套件包括領(lǐng)先的核心引擎、驗證架構技術(shù)和解決方案，提高設計質(zhì)量，增加吞吐率，滿(mǎn)足各類(lèi)應用程序和垂直市場(chǎng)的驗證需求。 |
