|
作者：摩爾芯聞 在今日舉辦的中國閃存技術(shù)峰會(huì )（CFMS）上，長(cháng)鑫存儲副總裁、未來(lái)技術(shù)評估實(shí)驗室負責人平爾萱博士做了題為《DRAM技術(shù)趨勢與行業(yè)應用》的演講，披露了DRAM技術(shù)發(fā)展現狀和未來(lái)趨勢。 作為中國DRAM產(chǎn)業(yè)的領(lǐng)導者，長(cháng)鑫存儲正在加速從DRAM的技術(shù)追趕者向技術(shù)引領(lǐng)者轉變，用自主研發(fā)的DRAM技術(shù)和專(zhuān)利，引領(lǐng)中國實(shí)現DRAM零的突破。 
DRAM技術(shù)的發(fā)展現狀 平爾萱博士在會(huì )上表示，我們現在所處的數據社會(huì )是在IC的支撐下建立起來(lái)的，其中馮諾依曼架構則是這些數據計算的基礎。這個(gè)架構的一個(gè)特點(diǎn)是數據存儲在存儲器DRAM中，CPU以一定的規則獲取存儲器中的數據，并進(jìn)行運算，然后將結果通過(guò)外圍設備，比如顯示器呈現出來(lái)。 “隨著(zhù)數據量的增加，處理數據的能力要加強，因此需要強大的CPU，同時(shí)存儲器的數據容量也要增強，并且讀寫(xiě)速度也要增加。因此近來(lái)對DRAM的要求也必須持續提高。DRAM的前景是十分看好”，平爾萱博士強調。IBS首席執行官 Handel Jones日前在上海出席一場(chǎng)技術(shù)論壇時(shí)也表示，DRAM將于2020年迎來(lái)復蘇，增長(cháng)9.87%，這也從側面印證了平博士的觀(guān)點(diǎn)。 平博士在會(huì )上介紹道，所謂DRAM，是基于電容存儲電荷為原理的緊密鋪排的陣列。這個(gè)陣列通過(guò)一系列外圍電路管理從而讀寫(xiě)里面存儲的數據。自上世紀60年代發(fā)明以來(lái)，DRAM容量和尺寸獲得了飛速的發(fā)展。與過(guò)往相比，今天，一個(gè)面積小于指甲蓋的DRAM里可容納80億存儲單元，按照8個(gè)存儲單元存儲一個(gè)字母，那就意味著(zhù)一個(gè)芯片可能存8億個(gè)字母。并且這些數據可以以6Gb/sec 的速度，在幾秒內完成讀寫(xiě)。而在這些改變背后，是DRAM技術(shù)多次“進(jìn)化”的結果。 從平博士的介紹我們得知，DRAM技術(shù)在發(fā)明之后的幾十年里，經(jīng)歷了從早期簡(jiǎn)單的平面結構，變化成為了向空間爭取表面積的溝槽式電容及堆疊式電容的架構。這主要與容量的提升需求和制造方法的局限性有關(guān)。 平博士解釋道，早期的DRAM芯片，由于線(xiàn)寬比較大，因此有足夠的平面面積可制造出足夠的電容值。然而隨著(zhù)線(xiàn)寬的減少，表面積逐漸減少，過(guò)往的技術(shù)不能滿(mǎn)足所需電容值，因此DRAM開(kāi)始走向空間結構，爭取更多的表面積，演變出向上和向下兩種技術(shù)發(fā)展路線(xiàn)，并且共存了接近三十年。而最終以堆疊式架構勝出。 “造成這個(gè)結局的一個(gè)重要原因是溝槽式架構面臨幾個(gè)技術(shù)難點(diǎn)：其一是溝槽式只限于單面表面積，堆疊式可用雙面表面積，溝槽式架構很快就達到了刻蝕深寬比極限；其二是高介質(zhì)材料的應用受到溝槽式中高溫制程的限制。傳統材料SiO ，Al2O3可以在高溫下有低漏電的特性，因此比較適合溝槽式架構，但像HfO，ZrO這些高介解常數材料漏電在高于600℃的溫度下增加許多，不能用于溝槽式架構中需高溫處理的三極管制造中�！� 平博士還提到，在DRAM技術(shù)的演進(jìn)過(guò)程中，曾經(jīng)的DRAM巨頭奇夢(mèng)達提出的埋入式電柵三極管概念也給整個(gè)產(chǎn)業(yè)帶來(lái)巨大的貢獻。他表示，這個(gè)技術(shù)同樣是利用空間，將三極管的性能提升，這種提升隨著(zhù)線(xiàn)寬的減少越來(lái)越被需要。而近代DRAM產(chǎn)品都沿用這個(gè)概念。 “回看堆疊式架構的發(fā)展歷史以及展望將來(lái)的發(fā)展趨勢就可以發(fā)現，現在DRAM沿用密集排布電容及埋入式字線(xiàn)三極管，乃至今后3-5代DRAM”，平博士說(shuō)。 DRAM未來(lái)的發(fā)展探索 在談到DRAM技術(shù)未來(lái)的發(fā)展時(shí)，平博士首先強調，DRAM是有它的極限的。我們通過(guò)改進(jìn)，可以將極限推遲。如導入EUV及HKMG三極管以縮小線(xiàn)寬及加強外圍電路性能，就是DRAM產(chǎn)業(yè)的一個(gè)選擇，這在未來(lái)幾年將可以維持DRAM技術(shù)發(fā)展，滿(mǎn)足大數據時(shí)代的需求。 首先在EUV方面，平博士指出，EUV是繼193納米 Immersion Scanner后又一個(gè)光刻機革命。它可滿(mǎn)足工藝精準度在持續微縮中不斷增加的要求。而DRAM又是一個(gè)十分密集堆疊的設計，且對信號要求十分嚴格，任何小的偏離都會(huì )對信號造成損失。那就意味著(zhù)EUV技術(shù)的出現對DRAM技術(shù)的延展有很大的作用：如將線(xiàn)寬進(jìn)一步減少以增加存儲密度。 “EUV主要是針對陣列。但外圍線(xiàn)路的增強及微縮也是近來(lái)DRAM技術(shù)發(fā)展的另一個(gè)機會(huì )”，平博士補充說(shuō)。 他表示，在DRAM幾乎一半的外圍線(xiàn)路中，有一半是邏輯線(xiàn)路用的。在過(guò)往，這部分的CMOS一直都是用傳統的SiON/Poly Si Gate堆棧的。但這個(gè)堆棧在32/28納米階段碰到了瓶頸：一方面是SiON厚度已到極限，不能再薄了；另一方面，Poly Si作為半導體材料，導電率也不足了，出現了嚴重的元器件性能不足。如在高端的圖顯DDR中，芯片性能速度明顯不足，這就需要引進(jìn)更先進(jìn)的HKMG CMOS提供更好性能。隨著(zhù)DDR5的到來(lái)，HKMG CMOS的使用會(huì )越來(lái)越現實(shí)。 “由于DRAM制程中有電容這一段，因此HGMG制程的選擇需與電容制程匹配。所謂的Gate First制程就可被選擇為DRAM邏輯線(xiàn)路CMOS制程”，平博士說(shuō)。他進(jìn)一步表示，通過(guò)引入HKMG，不但可以推動(dòng)存儲密度進(jìn)一步提高，接口速度也同步獲得了提升。 “為了繼續發(fā)展DRAM技術(shù)，我們還需要在新材料、新架構上進(jìn)行更多探索，并與相關(guān)企業(yè)進(jìn)行合作”，平博士說(shuō)。他最后指出，回顧過(guò)去幾十年的DRAM發(fā)展，證明IDM是發(fā)展DRAM的必然選擇，而這正是長(cháng)鑫存儲從一開(kāi)始建立就堅持的。 從平博士的介紹中我們可以看到，基于授權所得的奇夢(mèng)達相關(guān)技術(shù)和從全球招攬的極具豐富經(jīng)驗的人才，長(cháng)鑫存儲借助先進(jìn)的機臺已經(jīng)把原本奇夢(mèng)達的46納米 DRAM平穩推進(jìn)到了10納米級別。公司目前也已然開(kāi)始了在EUV、HKMG和GAA等目前還沒(méi)有在DRAM上實(shí)現的新技術(shù)探索。 正如前面所述，這些技術(shù)將會(huì )給DRAM帶來(lái)一個(gè)巨大的提升。這也會(huì )讓長(cháng)鑫存儲有機會(huì )從一個(gè)技術(shù)追隨者轉變?yōu)橐粋�(gè)技術(shù)并駕齊驅、甚至全球領(lǐng)先的中國DRAM玩家。 |
