|
西門(mén)子公司白皮書(shū) 加速汽車(chē)IC設計周期 自動(dòng)駕駛汽車(chē)（AV）正在將我們推入一個(gè)全新的移動(dòng)時(shí)代，為了滿(mǎn)足AV的高性能和低功耗要求，如今的SoC設計者需要為AI算法優(yōu)化定制的硅架構，使用傳統的設計方法十分耗費時(shí)間，于是HLS（高等級邏輯綜合）開(kāi)始步入人們眼簾。 HLS能夠使用SystemC或C++對設計功能進(jìn)行高級描述，并將它們綜合到RTL中。在更高抽象層次上進(jìn)行設計，通過(guò)將芯片功能規約與實(shí)現規約相分離，加速初始設計的完成 (圖1)。這種方式能將設計時(shí)間縮短至幾個(gè)月，所需代碼僅是傳統RTL流程的一半。在不影響設計進(jìn)度的情況下，后期的功能變化、新特性，甚至跨節點(diǎn)合并、從FPGA到ASIC的轉換均可被集成。HLS還能幫助設計團隊探索數百種設計變體，進(jìn)而優(yōu)化芯片的功率、性能及面積。與手工編碼的RTL相比，DSE（設計空間探索）能夠以此獲得更高的設計質(zhì)量。 如果仿真被合并到該流程當中，設計就會(huì )進(jìn)一步加速。HLS生成的RTL可以在仿真器中被具象化，為軟件團隊提供一個(gè)在芯片硬件可用之前先測試軟件的平臺；同時(shí)，綜合傳感器和機電系統的數據也將被集成，創(chuàng )建能夠提供真實(shí)反饋的虛擬環(huán)境，幫助團隊優(yōu)化硬件和軟件設計。 
圖1: HLS提高了設計抽象級別以提高設計生產(chǎn)力 最后，先進(jìn)的HLS解決方案將對設計進(jìn)行穩健性驗證，方便設計人員在RTL之前就消除錯誤（圖2）。HLS的驗證能力包括對C++或SystemC代碼的自動(dòng)形式化檢查、基于仿真的C-RTL驗證和形式等效性檢查，在綜合到RTL之前就可以發(fā)現缺陷和錯誤。
圖2：先進(jìn)的HLS可以在RTL之前執行C-to-RTL驗證以刪除缺陷和錯誤 功能安全、驗證以及安全設計 功能安全是指降低電氣和電子元件因故障而運轉失常的風(fēng)險。在汽車(chē)工業(yè)中，這些程序和要求已在ISO26262標準中被正式提出，該標準還同時(shí)要求對電子設備進(jìn)行隨機硬件故障和系統故障測試。 一個(gè)完整的功能安全流程中通常包括四個(gè)關(guān)鍵步驟（圖3）。 1. 生命周期管理，涵蓋從計劃到合規的功能安全生命周期。 2. 安全分析使用FMEDA來(lái)了解隨機硬件錯誤導致的設計潛在失效模式。 3. 安全設計嘗試增強或修改設計，以減輕隨機硬件錯誤帶來(lái)的潛在失效。 4. 安全驗證使用故障注入測試設計和安全機制在隨機硬件錯誤中的行為，最終證明該設計的安全性。 如今，先進(jìn)的解決方案組合(如Mentor Safe IC) 能夠實(shí)現嚴格的功能安全標準，同時(shí)自動(dòng)化生命周期管理、安全分析、安全設計和安全驗證過(guò)程，加快了功能安全的驗證速度，使其盡快符合行業(yè)標準。
圖3：功能安全的四個(gè)關(guān)鍵過(guò)程：生命周期管理、安全分析、安全設計和安全驗證 仿真在驗證中的作用 在現實(shí)世界中測試所有可能的安全場(chǎng)景并不可行，要實(shí)現大量驗證的唯一方法就是在設計初期使用虛擬測試環(huán)境。硬件仿真支持模型以及軟件和硬件的在環(huán)驗證，都在芯片或車(chē)輛硬件可用前提供了一個(gè)能夠進(jìn)行測試、編程和調試IC或整車(chē)平臺的環(huán)境，主要涵蓋下圖中三種數據類(lèi)型（圖4）。
圖4：硬件仿真可以融合傳感器、計算和驅動(dòng)數據，為AV平臺創(chuàng )建測試環(huán)境。 物理可靠性驗證 SoC設計團隊已經(jīng)通過(guò)HLS支持的快速迭代對芯片進(jìn)行了優(yōu)化，驗證了芯片的功能性和功能安全性，并在真實(shí)的虛擬駕駛環(huán)境中用模擬傳感器和機電數據對芯片進(jìn)行了測試。 新的IC可靠性驗證工具能夠在一個(gè)內聚環(huán)境中考慮有問(wèn)題的區域。這些工具是為了在電路感知環(huán)境下提高IC可靠性驗證的覆蓋率而創(chuàng )建的，它們允許從電路拓撲和布局的角度集中分析電路的實(shí)現方式。該分析還可以利用外部約束來(lái)確定檢查目的，并找出不合規的電路。 接下來(lái)，設計師需要優(yōu)化芯片的物理布局。DFM（可制造性設計）解決方案能通過(guò)自動(dòng)優(yōu)化布局、模擬制造過(guò)程或在tape-out前管理光刻熱點(diǎn)來(lái)幫助設計師，其可以自動(dòng)測量由建議的布局修改引起的產(chǎn)量變化，使得設計者能夠選擇布局修改的方式，進(jìn)而最大限度地提高芯片的生產(chǎn)效率和可靠性。 當數字“遇上”模擬 一輛AV的復雜數字處理器和控制器SoC將通過(guò)各種傳感器系統與模擬世界進(jìn)行交互。微機電系統（MEMS）通常用于傳感裝置，其余電路作為模擬/混合信號（AMS）設計，則采用CMOS工藝實(shí)現。 與使用現成的組件創(chuàng )建系統相比，定制化的IC設計能夠幫助公司降低成本、控制尺寸和功耗。然而，由于涉及的設計領(lǐng)域眾多，AMS設計提出了嚴苛挑戰，MEMS設計必須與模擬電路有效地接口，而模擬電路又必須與模數轉換器和數字邏輯相互集成。 汽車(chē)AMS集成電路必須以極強的可靠性持續運行，且大多數時(shí)間都處于惡劣的環(huán)境條件。為了便于管理，設計師需要一個(gè)集成的設計和驗證解決方案，該解決方案能夠連接模擬、數字和MEMS，幫助創(chuàng )建AV最重要的單用途智能傳感器系統。 老化模擬在汽車(chē)應用中也非常重要。隨著(zhù)時(shí)間的推移，汽車(chē)應用的壓力偏差和熱狀態(tài)會(huì )導致電路退化。通過(guò)仿真，可以及早發(fā)現潛在的可靠性問(wèn)題，并在設計階段加以糾正。 確保從始至終的安全性 新的汽車(chē)級ATPG技術(shù)將目標對準于晶體管和柵極級別的缺陷。這些新方法基于單元感知測試（CAT），使用專(zhuān)為每個(gè)單元內部缺陷而設置的故障模型。Mentor的CellModelGen故障特征模型提取使用單元的布局注釋Spice表示來(lái)識別可能的晶體管、電橋、開(kāi)路和端口缺陷的位置。通過(guò)計算每個(gè)潛在缺陷的臨界面積及其相關(guān)的缺陷概率，分析潛在缺陷的單元布局。同時(shí)，該分析還能夠生成一個(gè)模型，盡可能進(jìn)行缺陷檢測，最小化模式計數并保留診斷所需的信息。捕捉這些本不可檢測的缺陷有助于數字集成電路IC制造商達到ISO 26262的DPPB目標。 內建自測試（BIST）將測試IP插入芯片中，用于測試數字邏輯或存儲器。邏輯BIST涉及到應用于芯片電路的片上生成偽隨機測試模式。先進(jìn)的測試解決方案能夠在芯片運行期間進(jìn)行測試，而不會(huì )影響其性能；此外，ATPG壓縮可與BIST相集成，以進(jìn)行用于通電和系統內測試的制造質(zhì)量測試。 今天，無(wú)論是汽車(chē)初創(chuàng )企業(yè)、老牌OEMs還是系統公司都在爭先恐后地進(jìn)入市場(chǎng)，它們亟需一系列先進(jìn)的設計自動(dòng)化和生命周期管理工具。西門(mén)子數字化工業(yè)軟件可以提供獨特的工具組合，在HLS、功能安全和驗證、仿真、物理可靠性驗證、AMS設計、混合信號驗證和IC測試方面擁有領(lǐng)先的解決方案，幫助企業(yè)乘風(fēng)破浪，在市場(chǎng)浪潮中立于不敗之地。 完整白皮書(shū)下載：https://www.plm.automation.sieme ... -new-mobility/67201 |
