作者:Israel Beinglass 你最近有看到關(guān)于過(guò)孔硅或硅通孔(Through Silicon Via - TSV)技術(shù)的新聞嗎? ·1月31日,CEA-LETI推出一款重要的新平臺“Open 3D”,為業(yè)界和學(xué)術(shù)界的合作伙伴們,提供了可用于先進(jìn)半導體產(chǎn)品和研究專(zhuān)案的成熟3D封裝技術(shù)。 ·3月7日,半導體設備供應商應用材料公司(Applied Materials)與新加坡科技研究局旗下的微電子研究中心(IME)合作設立的先進(jìn)封裝研究中心正式開(kāi)幕。 ·3月26日,EDA供應商新思科技(Synopsys)公司集結旗下產(chǎn)品,推出“3D-IC initiative”,為半導體設計人員提供了在3D封裝中采用堆疊芯片系統設計的解決方案。 令我驚訝的是,歷經(jīng)這么多年的發(fā)展和努力,我們仍未達到可完整量產(chǎn)的階段,相反地,我們還處在基礎研發(fā)時(shí)期,而EDA公司也仍在起步。 業(yè)界許多都認為,IBM的Merlin Smith 和Emanuel Stern 是以其“Methods of Making Thru-Connections in Semiconductor Wafers”專(zhuān)利為基礎而發(fā)明TSV技術(shù),該專(zhuān)利于1964年12月28日提出,1967年12月26日獲得核準,專(zhuān)利證號No. 3,343,256。 ![]() 圖1:IBM的TSV專(zhuān)利 TSV的故事 ![]() 圖2:依照IBM最初的發(fā)布資料所做的TSV優(yōu)勢說(shuō)明 圖2取材自Ignatowski的資料,這是Ignatowski在IBM公布TSV技術(shù)不久后所制作的。 在這一點(diǎn)上,很明顯可看到,IBM仍有許多技術(shù)問(wèn)題待解決。圖3是IBM的資料,主要探討將TSV技術(shù)用于大規模生產(chǎn)時(shí)將面臨的問(wèn)題。 ![]() 圖3:IBM所列出的TSV技術(shù)問(wèn)題 多年來(lái),業(yè)界不斷研究可實(shí)現量產(chǎn)的技術(shù),但都沒(méi)有真的成功。許多專(zhuān)業(yè)文獻都展示了TSV將超越摩爾定律,改寫(xiě)未來(lái)芯片微縮腳步的美好發(fā)展藍圖。 圖4是德州儀器(TI)的先進(jìn)封裝技術(shù)發(fā)展藍圖,許多半導體公司都有類(lèi)似的封裝/TSV技術(shù)發(fā)展目標。 ![]() 圖4:TI的封裝技術(shù)趨勢╱2011年12月 TSV的面臨的幾個(gè)問(wèn)題 以下是半導體產(chǎn)業(yè)試著(zhù)實(shí)現TSV技術(shù)時(shí)會(huì )面臨到的幾個(gè)主要問(wèn)題: 制程問(wèn)題: 1. 由于過(guò)孔的尺寸與業(yè)界目前使用的“正!背叽绶浅2煌,因此蝕刻和填充非常耗時(shí)。此處的尺寸不同,指的是幾微米到幾十微米的深度和直徑與納米級尺寸的差異,再加上>5的深寬比。 2. 首先是過(guò)孔,而后才是考慮該往哪個(gè)方向。每一個(gè)步驟,都會(huì )以不同的方式影響整個(gè)工藝。 3. 如何整合來(lái)自不同IDM和/或代工廠(chǎng)的邏輯單元;以及來(lái)自不同存儲器供應商的存儲器芯片? 4. 晶圓薄化。如何去處理已經(jīng)經(jīng)過(guò)完全處理、厚20~80微米的晶圓,其中還包含鍵合(bonding)和剝離(de-bonding)等過(guò)程。目前市場(chǎng)盛傳應用材料和TEL公司都正在開(kāi)發(fā)這種工具。 5. 晶圓到晶圓(W2W)或晶粒到晶圓(D2W)接合:每一種都是一個(gè)處理難題。 6. 最終的晶圓切割(singulation) 7. TSV專(zhuān)用的基板(載具) 設計和EDA工具問(wèn)題: 1. 目前的設計規則與TSV并不相容。 2. 在必須整合來(lái)自各個(gè)不同來(lái)源的產(chǎn)品時(shí),誰(shuí)將負責“系統”設計? 3. EDA仍然落后。 4. 熱模擬和熱移除問(wèn)題。 后段制程問(wèn)題: 1. 代工廠(chǎng)/ IDM vs. OSAT,如何得知彼此負責的部份及進(jìn)度?誰(shuí)又該負責良率? 2. 最終測試。 3. 可靠性。 4. 主代工廠(chǎng)缺乏存儲器專(zhuān)有技術(shù)知識,以及,如何整邏輯單元上整合存儲器? 成本問(wèn)題: 1. 目前,采用TSV技術(shù)的相關(guān)成本要比其他解決方案更高。而這是阻礙TSV發(fā)展和實(shí)際應用的主因之一。 2. 此外,采用TSV技術(shù)所需投注的資本支出問(wèn)題也必須解決。圖5是日月光(ASE)所展示的標準TSV制程所需要的不同設備。 ![]() 圖5:ASE展示的TSV所需設備 不過(guò),許多人都忽略了目前我們已經(jīng)有能解決這些問(wèn)題的臨時(shí)性解決方案。這些方案可能不是最好的,但它們確實(shí)有用。事實(shí)上,目前已經(jīng)有許多封裝技術(shù)都透過(guò)打線(xiàn)接合以及封裝堆疊等技術(shù)來(lái)實(shí)現3D芯片構裝(chip on chip)了。 ![]() 圖6:3D芯片連接的替代方法 來(lái)自業(yè)界的意見(jiàn) 以下是一些業(yè)界專(zhuān)家過(guò)去幾個(gè)月所提出意見(jiàn)。 臺灣──臺積電(TSMC) 在去年12月的半導體整合3D架構暨封裝研討會(huì )(3D Architectures for Semiconductor Integration and Packaging Conference)中,臺積電(TSMC)的Doug Yu便在主題演講中指出,臺積電打算提供包含芯片設計、制造、堆疊及封裝在內的完整2.5D和3D服務(wù)。Yu是臺積電整合互連暨封裝研發(fā)總監,他描述了可將3D整合技術(shù)導入商用化的最佳途徑所需要的關(guān)鍵技術(shù),這意味著(zhù)臺積電將會(huì )提供完整的3D IC解決方案。 “TSV比以往任何一種技術(shù)都更復雜,更具挑戰性,”Yu指出!斑@是一場(chǎng)全新的競賽,但獲勝門(mén)檻卻非常高!彼赋,傳統的合作模式很難適用于下一代芯片設計。而所有的整合工作也必須簡(jiǎn)化,以減少處理程序和傳統上對后段制程部份的投資(換句話(huà)說(shuō),就是指中段到后段的工具和制程)?偠灾,Yu認為必須具備全方位的專(zhuān)業(yè)知識、良好的制造能力與客戶(hù)關(guān)系,而且要避免與客戶(hù)競爭。 韓國──Hynix Hynix封裝部副總裁Nick Kim聲稱(chēng),對Hynix而言,已經(jīng)沒(méi)有是否要生產(chǎn)3D元件的問(wèn)題了,現在的問(wèn)題只在何時(shí)以及如何開(kāi)始生產(chǎn)。 Kim提供了詳細的成本明細,說(shuō)明為何3D TSV堆疊要比打線(xiàn)鍵合堆疊制造貴上許多(約1.3倍以上)。整體而言,由于以下所列出的因素可能增加額外費用,因此TSV大約會(huì )增加25%的制造成本: 1. 設計成本:晶粒的凈面積會(huì )由于TSV陣列而減少; 2. 晶圓廠(chǎng)成本:來(lái)自于形成TSV過(guò)孔必須增加的制程步驟,以及針對TSV設備的資本支出。 3. 封裝成本:針對后段制程設備,如臨時(shí)接合及分離的凸塊(Bumping)、堆疊、低良率以及資本支出等。 4. 測試成本:由于必須在最后對每一層進(jìn)行測試,因此會(huì )增加探測和最終封裝測試時(shí)間。 5. 根據Hynix的3D發(fā)展計劃,預計2013年以后才能啟動(dòng)TSV量產(chǎn)。 6. 針對移動(dòng)應用在邏輯上堆疊DRAM的產(chǎn)品預計2012年小量生產(chǎn),2013~2014年進(jìn)入量產(chǎn)。 7. 針對圖形應用,采用2.5D技術(shù)在硅中介層上放置DRAM的產(chǎn)品今年預估可小量生產(chǎn),2014年初可望量產(chǎn)。 8. 針對高性能運算,該公司今年也正在研發(fā)可疊加在基板上的3D DRAM,預計2013年初小量生產(chǎn),2014年底前量產(chǎn)。 在供應鏈管理方面,Kim認為Hynix的做法將對這個(gè)產(chǎn)業(yè)中開(kāi)放的生態(tài)系統有利。在目前的生態(tài)系統中,代工廠(chǎng)和IDM會(huì )先準備好采用TSV的邏輯和存儲器元件,然后再送到委外組裝測試/封測代工(OSAT)進(jìn)行封裝。 整體而言,要在制造廠(chǎng)中采用TSV技術(shù)看來(lái)就像是一場(chǎng)噩夢(mèng)。即使不斷地最佳化每一個(gè)制程步驟,但對晶圓廠(chǎng)和OSAT而言,要如何完美地協(xié)調所有運送及合作流程,仍然是一件苦差事。 而MonolithicIC已經(jīng)提出了一些相應做法,嘗試解決上述問(wèn)題。MonolithicIC公司目前提出的做法有幾項特色: 1. 在堆疊芯片中的過(guò)孔數量幾乎沒(méi)有限制。 2. 不深的TSV過(guò)孔──是納米級而非微米級。 3. 所有制造程序都在IDM或代工廠(chǎng)內完成,這種做法可以更好地掌控良率和生產(chǎn)細節,而且不會(huì )有太多不同意見(jiàn)的干擾。 作者是 MonolithIC 3D公司首席技術(shù)官。該公司開(kāi)發(fā)出一種3D IC技術(shù),與TSV技術(shù)截然不同。 |