Cadence SiP技術(shù)與Allegro Package Designer支持低端IC封裝

發(fā)布時(shí)間:2012-10-25 09:48    發(fā)布者:eechina
關(guān)鍵詞: Allegro , Cadence
Cadence設計系統公司日前宣布其Allegro 16.6 Package Designer與系統級封裝(SiP)布局解決方案支持低端IC封裝要求,滿(mǎn)足新一代智能手機、平板電腦、超薄筆記本電腦的需要。Allegro 16.6 Package Designer 與 Cadence SiP Layout的新功能包括芯片置入腔體的支持,一種能提高效率的全新鍵合線(xiàn)應用模式,以及一種晶圓級芯片封裝(WLCSP)功能,為IC封裝設計提供業(yè)界最全面的設計與分析解決方案。

“高端與新一代IC封裝設計的要求越來(lái)越高,這驅使著(zhù)我們使用創(chuàng )新的設計工具與技術(shù)才能滿(mǎn)足客戶(hù)的需要,”Amkor的產(chǎn)品管理部門(mén)副總裁Choon Heung Lee說(shuō),“根據我們對Allegro Package Designer和Cadence SiP Layout的測試,我們希望Cadence的IC封裝設計解決方案可以幫助我們解決高級封裝設計日益嚴峻的挑戰!

Cadence已經(jīng)有能力通過(guò)Allegro工具,解決與小型/輕薄型消費電子產(chǎn)品IC封裝有關(guān)的挑戰。Allegro 16.6解決方案支持一種新的數據格式,支持腔體,實(shí)現功能改進(jìn),比如DRC與3D查看,支持芯片放置在腔體內。全新直觀(guān)的鍵合線(xiàn)應用模式可通過(guò)專(zhuān)注于特定的焊線(xiàn)工藝提升產(chǎn)能。Cadence Allegro套件可實(shí)現高效率的WLCSP流程,可讀寫(xiě)更簡(jiǎn)練的GDSII數據。全新的高級封裝布線(xiàn)器基于Sigrity技術(shù),可大大加快封裝的底層互聯(lián)實(shí)現。最后,封裝評估、模型提取、信號與功率完整性分析,也是基于Sigrity技術(shù),都已經(jīng)被集成到Allegro 16.6解決方案。這使得IC封裝設計中需要確認及簽署的分析結果更加容易和快捷。

“小型/輕薄型消費電子產(chǎn)品的設計挑戰繼續推動(dòng)著(zhù)Cadence頂尖封裝設計工具的發(fā)展,”Cadence PCB與IC封裝產(chǎn)品營(yíng)銷(xiāo)部主管Keith Felton說(shuō),“除了提供具有物理設計角度的IC封裝解決方案,Allegro如今也允許客戶(hù)分析和檢驗電子產(chǎn)品的高性能、低功耗設備。這些改進(jìn)減少了設計時(shí)間,加快了上市速度!

Cadence Allegro的全新改良可實(shí)現具有更高可預測性和有效率的設計周期。此外,Allegro協(xié)同設計流程的改良可增強合作,芯片與PCB設計團隊都能提高系統級的表現,降低總體系統成本。

供應情況:

Allegro的16.6 IC封裝解決方案預定于2012年第四季度發(fā)布。
本文地址:http://selenalain.com/thread-99682-1-1.html     【打印本頁(yè)】

本站部分文章為轉載或網(wǎng)友發(fā)布,目的在于傳遞和分享信息,并不代表本網(wǎng)贊同其觀(guān)點(diǎn)和對其真實(shí)性負責;文章版權歸原作者及原出處所有,如涉及作品內容、版權和其它問(wèn)題,我們將根據著(zhù)作權人的要求,第一時(shí)間更正或刪除。
chenyuanzhi1989 發(fā)表于 2012-10-25 17:10:17
huamiai 發(fā)表于 2013-8-19 10:57:24
好東西,我也是在用著(zhù)。
您需要登錄后才可以發(fā)表評論 登錄 | 立即注冊

相關(guān)視頻

關(guān)于我們  -  服務(wù)條款  -  使用指南  -  站點(diǎn)地圖  -  友情鏈接  -  聯(lián)系我們
電子工程網(wǎng) © 版權所有   京ICP備16069177號 | 京公網(wǎng)安備11010502021702
快速回復 返回頂部 返回列表
午夜高清国产拍精品福利|亚洲色精品88色婷婷七月丁香|91久久精品无码一区|99久久国语露脸精品|动漫卡通亚洲综合专区48页